Global Patent Index - EP 0103627 A1

EP 0103627 A1 19840328 - A METHOD AND APPARATUS FOR MANUFACTURING MULTI-LAYER CIRCUIT BOARDS.

Title (en)

A METHOD AND APPARATUS FOR MANUFACTURING MULTI-LAYER CIRCUIT BOARDS.

Title (de)

VERFAHREN UND VORRICHTUNG ZUR HERSTELLUNG MEHRSCHICHTIGER SCHALTUNGSBRETTER.

Title (fr)

PROCEDE ET APPAREIL DE FABRICATION DE PLAQUES MULTI-COUCHES DE CIRCUITS.

Publication

EP 0103627 A1 19840328 (EN)

Application

EP 83901286 A 19830304

Priority

US 35473682 A 19820304

Abstract (en)

[origin: WO8303065A1] Methods and apparatus (48) for providing fine line, high density multiple layer printed circuit board packages (44). In the method for fabricating multiple layer printed circuit board package (44), a printed circuit board (42) is formed having a conductive circuit pattern (18) embedded in and integral with an insulator material substrate (32), such that the surface of the conductive circuit pattern is exposed along one surface (34) of the substrate, and lays flush and coplanar therewith. At least two of said boards (42) are stacked with a layer of insulator material (44) interposed between each pair of adjacent boards (42). The entire assembly is heat-pressed together to form a homogeneous block of insulator material having conductive circuit patterns embedded and integrally molded therein.

Abstract (fr)

Procédé et appareil (48) pour fabriquer des assemblages fonctionnels multi-couches de plaques de circuits imprimés (44). Selon le procédé de fabrication d'assemblages de plaques à circuits imprimés (44), une plaque à circuit imprimé (42) est formée avec un dessin de circuit conducteur (18) noyé dans un substrat en matériau isolant (32) et partie intégrante de celui-ci, de sorte que la surface du dessin de circuit conducteur est exposée le long d'une surface (34) du substrat, au ras et co-planaire de celle-ci. Au moins deux desdites plaques (42) sont empilées, une couche de matériau isolant (44) étant interposée entre chaque paire de plaques adjacentes (42). L'assemblage tout entier est pressé à chaud pour former un bloc homogène de matériau isolant, dans lequel des dessins de circuits conducteurs sont noyés et moulés pour faire partie intégrante de celui-ci.

IPC 1-7

B05D 5/12; B32B 31/00; B44C 1/22; C03C 15/00; C23F 1/00; C25D 5/02; H05K 1/00

IPC 8 full level

B32B 43/00 (2006.01); H05K 3/20 (2006.01); H05K 3/46 (2006.01); H05K 3/38 (2006.01)

CPC (source: EP)

H05K 3/205 (2013.01); H05K 3/4626 (2013.01); H05K 3/386 (2013.01); H05K 2201/0195 (2013.01); H05K 2201/09118 (2013.01); H05K 2203/0152 (2013.01); H05K 2203/068 (2013.01); H05K 2203/0726 (2013.01)

Designated contracting state (EPC)

AT BE CH DE FR GB LI LU NL SE

DOCDB simple family (publication)

WO 8303065 A1 19830915; CA 1222574 A 19870602; DK 502783 A 19831103; DK 502783 D0 19831103; EP 0103627 A1 19840328; EP 0103627 A4 19850918; IN 158376 B 19861101; IT 1163136 B 19870408; IT 8319877 A0 19830303; IT 8319877 A1 19840903; JP S59500341 A 19840301; NO 834009 L 19831103

DOCDB simple family (application)

US 8300292 W 19830304; CA 422703 A 19830302; DK 502783 A 19831103; EP 83901286 A 19830304; IN 272CA1983 A 19830304; IT 1987783 A 19830303; JP 50124183 A 19830304; NO 834009 A 19831103