

Title (en)
COMBINED PHASE DETECTOR AND LOW PASS FILTER.

Title (de)
KOMBINIERTER PHASENDETEKTOR UND TIEFPASSFILTER.

Title (fr)
DETECTEUR DE PHASE ET FILTRE PASSE-BAS COMBINES.

Publication
EP 0105369 A1 19840418 (EN)

Application
EP 83902878 A 19830131

Priority
US 35794882 A 19820315

Abstract (en)
[origin: WO8303326A1] A combined phase detector and low pass filter comprises charge storage means (10) which is responsive to an input signal (VI) and which is charged to a level dependent upon the magnitude and phase of the input signal in response to a first control signal (S1) which is a digital signal of given frequency. The potential stored in the charge storage means (10) is alternatively gated out by first and second gating circuits (12, 14) into an integrating circuit (16) having an output VO. The gating circuits are connected such that the polarity of the connection of the stored potential to the integrating circuit is alternated. The gating circuits are responsive to second and third control signals (S2, S3), respectively, the second and third control signals having a frequency one-half that of the first control signal, and the phase difference between the second and third control signals being 180 degrees. The rate of increase in magnitude of the output signal (VO) represents the phase difference between the input and the first control signal.

Abstract (fr)
Un combiné détecteur de phase et filtre passe-bas comprend un moyen de stockage de charge (10) qui répond à un signal d'entrée (VI) et qui est chargé jusqu'à un niveau dépendant de l'intensité et de la phase du signal d'entrée, en réponse à un premier signal de commande (S1) qui est un signal numérique d'une fréquence donnée. Le potentiel stocké dans le moyen de stockage de charge (10) est libéré alternativement par un premier et un deuxième circuits de porte (12, 14) vers un circuit intégrateur ayant une sortie VO. Les circuits de porte sont connectés de telle façon que la polarité de la connexion entre le potentiel stocké et le circuit intégrateur est alternée. Les circuits de porte répondent à un deuxième et à un troisième signaux de commande (S2, S3), respectivement. Le deuxième et le troisième signaux de commande ont une fréquence inférieure de moitié à celle du premier signal de commande, et la différence de phase entre le deuxième et le troisième signaux de commande est égale à 180 degrés. Le taux d'accroissement d'intensité du signal de sortie (VO) représente la différence de phase entre le signal d'entrée et le premier signal de commande.

IPC 1-7
H03F 1/02; **H03F 1/34**; **H03F 1/36**; **H03H 11/00**; **H03K 17/56**; **H03K 5/00**; **G06G 7/18**

IPC 8 full level
H03D 3/22 (2006.01); **H03D 1/22** (2006.01); **H03D 13/00** (2006.01); **H03H 11/04** (2006.01); **H03H 19/00** (2006.01)

CPC (source: EP US)
H03D 1/22 (2013.01 - EP US); **H03H 11/04** (2013.01 - EP US); **H03H 19/004** (2013.01 - EP US)

Designated contracting state (EPC)
DE FR GB NL

DOCDB simple family (publication)
WO 8303326 A1 19830929; DE 3380659 D1 19891102; EP 0105369 A1 19840418; EP 0105369 A4 19850902; EP 0105369 B1 19890927; JP H0380369 B2 19911224; JP S59500395 A 19840308; SG 105291 G 19920214; US 4429239 A 19840131

DOCDB simple family (application)
US 8300135 W 19830131; DE 3380659 T 19830131; EP 83902878 A 19830131; JP 50087283 A 19830131; SG 105291 A 19911212; US 35794882 A 19820315