Global Patent Index - EP 0172889 A1

EP 0172889 A1 19860305 - INTEGRATED CIRCUIT CHIP ASSEMBLY.

Title (en)

INTEGRATED CIRCUIT CHIP ASSEMBLY.

Title (de)

ZUSAMMENBAU MIT INTEGRIERTEM SCHALTUNGSCHIP.

Title (fr)

ASSEMBLAGE DE PUCE DE CIRCUIT INTEGRE.

Publication

EP 0172889 A1 19860305 (EN)

Application

EP 85901243 A 19850215

Priority

  • US 58125984 A 19840217
  • US 58126084 A 19840217
  • US 58133684 A 19840217
  • US 58207984 A 19840221

Abstract (en)

[origin: EP0154431A1] This invention relates to an integrated circuit chip assembly wherein at least one integrated circuit chip (e.g., 46-48, 49) is attached to a substrate (e.g., 28) of a single crystal material, said at least one chip being electrically connected to lithographically connected circuitry (e.g., 50-54) on the substrate. The chips may be on top or on the bottom of the substrate or both, may be placed within wells or grooves in the substrate or may be placed above or below the wells or grooves via peripheral attachment of the chips. Walls of the wells or grooves permit alignment by match-up with beveled edges of some chips. Circuitry may be also applied to the walls of some wells to permit connections to chips secured below the substrate.

Abstract (fr)

Assemblage de puce de circuit intégré dans lequel au moins une puce de circuit intégré (p.ex. 46-48, 49) est fixée sur un substrat (p.ex. 26) d'un matériau monocristallin, cette puce étant connectée électriquement à un réseau de circuit connecté de manière lithographique (p.ex. 50-54) sur le substrat. Les puces peuvent être placées sur la partie supérieure ou la partie inférieure du substrat ou les deux, et peuvent être placées dans des puits ou rainures dans le substrat, ou alors elles peuvent être placées au-dessus ou sous les puits ou rainures par fixation périphérique des puces. Les parois des puits ou rainures permettent l'alignement par correspondance des bords biseautés de certaines puces. Un réseau de circuit peut également être appliqué sur les parois de certains puits pour permettre des connexions aux puces fixées sous le substrat.

IPC 1-7

H01L 23/52; H01L 23/14; H01L 25/04

IPC 8 full level

H01L 23/14 (2006.01); H01L 23/522 (2006.01); H01L 23/538 (2006.01); H01L 23/64 (2006.01); H01L 29/06 (2006.01)

CPC (source: EP)

H01L 23/147 (2013.01); H01L 23/5222 (2013.01); H01L 23/538 (2013.01); H01L 23/5384 (2013.01); H01L 23/642 (2013.01); H01L 24/24 (2013.01); H01L 24/82 (2013.01); H01L 29/0657 (2013.01); H01L 2224/24051 (2013.01); H01L 2224/24225 (2013.01); H01L 2224/24226 (2013.01); H01L 2224/92144 (2013.01); H01L 2224/92244 (2013.01); H01L 2924/01006 (2013.01); H01L 2924/01013 (2013.01); H01L 2924/01014 (2013.01); H01L 2924/01015 (2013.01); H01L 2924/01019 (2013.01); H01L 2924/01023 (2013.01); H01L 2924/01024 (2013.01); H01L 2924/01027 (2013.01); H01L 2924/01029 (2013.01); H01L 2924/01032 (2013.01); H01L 2924/01033 (2013.01); H01L 2924/01039 (2013.01); H01L 2924/01042 (2013.01); H01L 2924/01046 (2013.01); H01L 2924/01049 (2013.01); H01L 2924/01061 (2013.01); H01L 2924/01067 (2013.01); H01L 2924/01074 (2013.01); H01L 2924/01079 (2013.01); H01L 2924/01082 (2013.01); H01L 2924/014 (2013.01); H01L 2924/07802 (2013.01); H01L 2924/10158 (2013.01); H01L 2924/10253 (2013.01); H01L 2924/12042 (2013.01); H01L 2924/14 (2013.01); H01L 2924/19041 (2013.01); H01L 2924/19043 (2013.01); H01L 2924/30105 (2013.01); H01L 2924/30107 (2013.01)

Citation (search report)

See references of WO 8503806A1

Designated contracting state (EPC)

DE FR GB NL

DOCDB simple family (publication)

EP 0154431 A1 19850911; EP 0154431 B1 19890816; DE 3572421 D1 19890921; EP 0172889 A1 19860305; ES 540478 A0 19861116; ES 8700500 A1 19861116; WO 8503806 A1 19850829

DOCDB simple family (application)

EP 85301014 A 19850215; DE 3572421 T 19850215; EP 85901243 A 19850215; ES 540478 A 19850215; US 8500263 W 19850215