

Title (en)
MICROPROGRAM CONTROLLER.

Title (de)
MIKROPROGRAMMSTEUERGERÄT.

Title (fr)
CONTROLEUR DE MICROPROGRAMMES.

Publication
EP 0215028 A1 19870325 (EN)

Application
EP 86901305 A 19860219

Priority
AU PG938385 A 19850220

Abstract (en)
[origin: WO8605015A1] A microprogram controller having a memory to store instructions at specified addresses, a register (R) to hold a current instruction including the address in the memory of the following instruction, an arithmetic logic unit (ALU) to execute the current instruction and thereby manipulating external data as well as altering the choice of following instruction wherein the memory is divided into two banks (A, B) and the output (each said output being a possible following instruction) of each memory bank is presented to a first multiplexer (M1) which is connected to the register (R), and providing a second multiplexer (M2) to simultaneously with the execution of the current instruction receive as input any number of various conditions (including "1" and "0") one at a time, developed by the arithmetic logic unit (ALU) and to develop a binary output to determine which of the following instructions at the first multiplexer (M1) is loaded into the register (R) to be next executed. The majority of conditional jump functions are, in fact, two-way decisions, i.e. IF (something) THEN DO (this) OTHERWISE DO (that). The new architecture is designed to optimise this type of decision. A LITERAL register is added to enable the microprogram to supply literal values to the arithmetic logic unit (ALU) at certain times.

Abstract (fr)
Un contrôleur de microprogrammes possède une mémoire pour stocker des instructions à des adresses spécifiées, un registre (R) de maintien d'une instruction courante comprenant l'adresse dans la mémoire de l'instruction suivante, une unité logique arithmétique (ALU) pour exécuter l'instruction courante et ainsi manipuler les données extérieures et modifier le choix de l'instruction suivante. La mémoire est divisée en deux bancs (A, B) et la sortie (chaque sortie étant une instruction suivante possible) de chaque banc de mémoire est présentée à un premier multiplexeur (M1) qui est connecté au registre (R), et un second multiplexeur (M2) pour recevoir comme entrée, simultanément à l'exécution de l'instruction courante, tout nombre de conditions diverses (y compris "1" et "0") un à la fois, développé par l'unité logique arithmétique (ALU) et pour développer une sortie binaire de manière à déterminer laquelle des instructions suivantes au niveau du premier multiplexeur (M1) est chargée dans le registre (R) et doit être la suivante à exécuter. La majorité des fonctions de saut conditionnelles sont, en fait des décisions à deux possibilités, c'est-à-dire SI (quelque chose) ALORS FAIRE (ceci) AUTREMENT FAIRE (cela). La nouvelle architecture est conçue pour optimiser ce type de décision. Un registre LITTERAL est ajouté pour permettre aux microprogrammes d'alimenter l'unité logique arithmétique (ALU) en valeurs littérales à certains moments.

IPC 1-7
G06F 9/22

IPC 8 full level
G06F 9/22 (2006.01); **G06F 9/26** (2006.01); **G06F 9/28** (2006.01)

CPC (source: EP)
G06F 9/267 (2013.01)

Designated contracting state (EPC)
AT BE CH DE FR GB IT LI LU NL SE

DOCDB simple family (publication)
WO 8605015 A1 19860828; AU 5459986 A 19860910; AU 582424 B2 19890323; EP 0215028 A1 19870325; EP 0215028 A4 19870723; JP S62501940 A 19870730

DOCDB simple family (application)
AU 8600041 W 19860219; AU 5459986 A 19860219; EP 86901305 A 19860219; JP 50131586 A 19860219