Global Patent Index - EP 0356463 A1

EP 0356463 A1 19900307 - INTERCONNECT VERIFICATION USING SERIAL NEIGHBORHOOD PROCESSORS.

Title (en)

INTERCONNECT VERIFICATION USING SERIAL NEIGHBORHOOD PROCESSORS.

Title (de)

SCHALTUNGSPRÜFUNG MITTELS EINER SERIELLEN NACHBARSCHAFTSVERARBEITUNG.

Title (fr)

VERIFICATION D'INTERCONNEXIONS AU MOYEN DE PROCESSEURS SERIELS D'ENVIRONS.

Publication

EP 0356463 A1 19900307 (EN)

Application

EP 88905261 A 19880415

Priority

US 3957287 A 19870416

Abstract (en)

[origin: WO8808168A2] A serial data image processing system is described whereby interconnect artwork for electronic component manufacturing is scanned by a lxn CCD image pickup element and converted into serial digital data. The serial digital data representing the original image is processed by a programmable serial image processor to detect flaws in the original image artwork. The serial data digital image processor is comprised of a plurality of pipe elements, the configuration of which can be arranged for parallel or serial processing. Each pipe element contains a plurality of 4x5 pixel neighborhood array processing blocks, each of which can be programmed to perform one of a number of neighborhood image enhancement techniques. The 4x5 pixel neighborhood provides single-pass thinning and trimming algorithms which in turn allows for more efficient processing to be performed in the serial pipeline combination of a plurality of transformation neighborhoods.

Abstract (fr)

Un système de traitement d'image par données sérielles permet d'analyser des dessins-modèles d'interconnexions lors de la fabrication de composants électroniques au moyen d'un élément capteur d'images CCD lxn et de les convertir en données numériques sérielles d'image. Les données numériques sérielles représentant l'image originelle sont traitées par un processeur sériel d'images programmable afin de détecter les défauts du dessin-modèle originel. Le processeur numérique de données sérielles d'images comprend une pluralité de canaux de communication configurés de façon à permettre un traitement sériel ou en parallèle. Chaque canal de communication contient une pluralité de blocs de traitement à matrices d'environs comprenant 4x5 éléments d'image, chaque bloc pouvant être programmé pour mettre en oeuvre une technique d'amélioration de l'image par environs. Les environs à 4x5 éléments d'image fournissent des algorithmes d'épuration et d'équilibrage en un seul passage, ce qui permet d'effectuer un traitement plus efficace dans la combinaison ''pipeline'' sérielle d'une pluralité d'environs de transformation.

IPC 1-7

G06F 15/66

IPC 8 full level

G01N 21/88 (2006.01); G01N 21/956 (2006.01); G06T 1/00 (2006.01); G06T 5/20 (2006.01)

CPC (source: EP KR)

G06F 15/00 (2013.01 - KR); G06T 5/20 (2013.01 - EP)

Citation (search report)

See references of WO 8808168A2

Designated contracting state (EPC)

AT BE CH DE FR GB IT LI LU NL SE

DOCDB simple family (publication)

WO 8808168 A2 19881020; WO 8808168 A3 19881117; EP 0356463 A1 19900307; JP H02503123 A 19900927; KR 890702148 A 19891223

DOCDB simple family (application)

US 8801241 W 19880415; EP 88905261 A 19880415; JP 50489688 A 19880415; KR 880701677 A 19881216