

Title (en)  
ELECTRICAL LOAD SHEDDING CIRCUIT.

Title (de)  
SCHALTUNG ZUM HERABSETZEN DER ELEKTRISCHEN BELASTUNG.

Title (fr)  
CIRCUIT ABAISSANT LA CHARGE ELECTRIQUE.

Publication  
**EP 0402362 A1 19901219 (EN)**

Application  
**EP 89901251 A 19890106**

Priority  
AU PI689988 A 19880223

Abstract (en)  
[origin: WO8908342A1] An apparatus for controlling the load of an alternating-current electricity supply system supplying power to a plurality of consumers. At each consumer's premises the load (1) is connected to an AC mains (2) via a controllable load switch (3). Across the mains is coupled a frequency measuring means (4, 5 and 6) whose output is compared in comparators (7, 8) with predetermined threshold values stored in limit registers (9, 10). The threshold values correspond to frequencies below the normal frequency of the power supplied. When a threshold value is exceeded due to a fall in frequency, an interrupt signal is provided at the output of one or other comparator, depending on the severity of the fall in frequency. The interrupt signal is extended to an input of a processor (11) which operates the load switch after a predetermined delay provided by delay registers (13, 14) associated with the comparators, and disconnects the load from the mains.

Abstract (fr)  
L'appareil décrit sert à régler la charge d'un système d'alimentation en électricité à courant alternatif qui alimente plusieurs consommateurs. La charge (1) est connectée dans les locaux de chaque utilisateur à un réseau de courant alternatif (2) via un commutateur de charge réglable (3). A travers le réseau est couplé un organe de mesure de fréquence (4, 5, 6), dont la sortie est comparée dans des comparateurs (7, 8) à des valeurs seuils prédéterminées stockées dans des registres de limite (9, 10). Les valeurs seuil correspondent à des fréquences inférieures à la fréquence normale du courant d'alimentation fourni. Lorsqu'une valeur seuil est dépassée en raison d'une chute de fréquence, un signal d'interruption est produit à la sortie de l'un ou l'autre des comparateurs, en fonction de l'importance de la chute de fréquence. Le signal d'interruption est acheminé jusqu'à une entrée d'un processeur (11), lequel actionne le commutateur de charge après un délai prédéterminé fixé par des registres de retard (13, 14) associés aux comparateurs, et déconnecte la charge du réseau.

IPC 1-7  
**H02H 3/06; H02H 3/46**

IPC 8 full level  
**H02H 3/46** (2006.01); **H02J 3/14** (2006.01)

CPC (source: EP KR)  
**H02H 3/46** (2013.01 - EP KR); **H02J 3/14** (2013.01 - EP); **H02J 2310/12** (2020.01 - EP); **Y02B 70/3225** (2013.01 - EP); **Y04S 20/222** (2013.01 - EP)

Designated contracting state (EPC)  
AT BE CH DE FR GB IT LI LU NL SE

DOCDB simple family (publication)  
**WO 8908342 A1 19890908**; DK 201290 A 19900822; DK 201290 D0 19900822; EP 0402362 A1 19901219; EP 0402362 A4 19911113; JP H03503833 A 19910822; KR 900701072 A 19900817

DOCDB simple family (application)  
**AU 8900006 W 19890106**; DK 201290 A 19900822; EP 89901251 A 19890106; JP 50100789 A 19890106; KR 890701945 A 19891023