EP 0409030 A1 19910123 - Circuit for operating a liquid crystal display.
Title (en)
Circuit for operating a liquid crystal display.
Title (de)
Schaltungsanordnung zum Betrieb einer Flüssigkristallanzeige.
Title (fr)
Circuit pour le fonctionnement d'un tableau indicateur à cristal liquide.
Publication
Application
Priority
- DE 3924061 A 19890721
- DE 4006243 A 19900228
Abstract (en)
[origin: US5258754A] The invention relates to a circuit array for operating a liquid-crystal display in the time-division multiplexing mode, the display having at least one backplane and several segments. The circuit array includes a microprocessor having a first pulse generator, a shift register array storing data signals supplied to the circuit array, this shift register array having a number of stages corresponding to the number of segments, and driving stages which generate segment pulse sequences for the segments in accordance with the supplied data signals. In accordance with the invention, the microprocessor supplies the data signals to the shift register array via a first interface, the shift register array being designed as a cyclic shift register with each register point of the shift register array being clearly allocated to a segment. In addition, the microprocessor supplies control data, particularly data determining the time multiplexing rate, to a second interface having a decoder. The decoded control data is passed to a pulse generator that generates a pulse sequence corresponding to a backplane pulse sequence, excepting the voltage level. Finally, each driving stage is supplied with a pulse sequence in order to generate the segment pulse sequences corresponding to the contents of the register points of the cyclic shift register.
Abstract (de)
Die Erfindung betrifft eine Schaltungsanordnung mit einem einen ersten Taktgenerator aufweisenden Mikroprozessor zum Betrieb einer Flüssigkristallanzeige im Zeitschrittmultiplexverfahren, die wenigstens eine Rückelektrode und mehrere Segmentelektroden aufweist, wobei jeder Rückelektrode eine Rückelektroden-Impulsfolge zugeordnet ist, für jede mögliche Kombination von Bildpunkten auf einer Segmentelektrode eine Segmentelektroden-Impulsfolge vorgegeben ist und alle Impulsfolgen periodisch Taktintervalle übereinstimmender Länge und Zahl aufweisen, mit Treiberstufen für die Segmentelektroden, die in Abhängigkeit von der Schaltungsanordnung zugeführten Datensignalen die Segment-elektroden-Impulsfolgen erzeugen und mit einer Schieberegisteranordnung, die die zugeführten Datensignale speichert, wobei die Schieberegisteranordnung eine Stufenzahl aufweist, die der Zahl der Segmentelektroden entspricht. Erfindungsgemäß führt der Mikroprozessor über eine erste Schnittstelle die Datensignale der Schieberegisteranordnung zu, wobei diese Schieberegisteranordnung als Ringregister ausgebildet ist und jede Registerstelle des Ringregisters eindeutig einer Segmentelektrode zugeordnet ist. Weiterhin führt der Mikroprozessor Steuerdaten, insbesondere die Zeitmultiplex-Rate festlegenden Daten, über eine zweite Schnittstelle einem Dekoder zu, der die dekodierten Steuerdaten an einen Pulsgenerator weiterleitet, der eine Impulsfolge erzeugt, die bis auf die Pegelhöhe der Rückelektroden-Impulsfolge entspricht. Schließlich wird zur Erzeugung der Segmentelektroden-Impulsfolgen entsprechend den Inhalten der Registerstellen des Ringregisters jede Treiberstufe(mit der von dem Pulsgenerator erzeugten Impulsfolge versorgt.
IPC 1-7
IPC 8 full level
G09G 3/18 (2006.01)
CPC (source: EP US)
G09G 3/18 (2013.01 - EP US)
Citation (search report)
- [A] DE 3234782 A1 19830414 - SHARP KK [JP]
- [AD] DE 2939553 C2 19821111
Designated contracting state (EPC)
DE FR GB IT NL
DOCDB simple family (publication)
EP 0409030 A1 19910123; EP 0409030 B1 19940302; DE 4006243 A1 19910131; DE 4006243 C2 19930114; DE 59004738 D1 19940407; US 5258754 A 19931102
DOCDB simple family (application)
EP 90113043 A 19900707; DE 4006243 A 19900228; DE 59004738 T 19900707; US 53359290 A 19900605