

Title (en)

COMPUTER MEMORY BACKUP SYSTEM.

Title (de)

RECHNERSPEICHERSICHERUNGSSYSTEM.

Title (fr)

SYSTEME DE SAUVEGARDE POUR MEMOIRE D'ORDINATEUR.

Publication

**EP 0426764 A1 19910515 (EN)**

Application

**EP 89911067 A 19890922**

Priority

- GB 8822373 A 19880923
- US 32334189 A 19890314

Abstract (en)

[origin: WO9003611A2] A computer memory backup device (25) for a computer (10), wherein the computer (10) includes a volatile random access memory (RAM) (13), a nonvolatile memory device (15), a central processing unit (11), and a main power source (20) for converting external power into one or more DC voltage levels needed by the computer. The device (25) comprises a backup DC power source (50), including batteries in one embodiment, and control logic (30) for detecting a drop in external power level below a predetermined minimum and for outputting a first signal in response to said detected drop. A switching means (40) acts responsive to the first signal to couple the backup DC power source (50) to the volatile RAM (13), nonvolatile memory device (15), and central processing unit (11). Control logic (30) acts responsive to the first signal to direct the central processing unit (11) to store the contents of the computer's open data files and volatile RAM (13) in the nonvolatile memory device (15), and to output a second signal indicating that this storage function is complete. Switching means (40) acts responsive to the second signal to decouple said backup DC power source (50) from the central processing unit (11), the volatile RAM (13), and the nonvolatile storage device (15). The device (25) re-establishes the state of the computer's volatile RAM (15) and open data files once the power level is restored after the detected drop. A discriminator circuit (55) may also be included for recognizing write-only code data to one of a plurality of peripheral devices (24). The discriminator (55) stores the addresses of the write only data of the peripheral devices (24) and the data stored at each address for later recall when the power level is restored.

Abstract (fr)

Dispositif de sauvegarde pour la mémoire informatique (25) d'un ordinateur (10) ayant une mémoire vive (RAM) (13), une mémoire morte (15), une unité centrale de traitement (11) et une source principale d'alimentation (20) pour convertir l'alimentation en un ou plusieurs niveaux de tension en courant continu nécessaires à l'ordinateur. Le dispositif (25) comprend une source d'alimentation en courant continu de secours (50), y compris des batteries dans un mode de réalisation, une logique de commande (30) permettant de détecter une baisse du niveau d'alimentation au-dessous d'un minimum pré-déterminé et de produire un premier signal en réponse à ladite baisse de tension détectée. Un commutateur (40) réagit au premier signal en accouplant la source d'alimentation en courant continu de secours (50) à la mémoire vive (13), à la mémoire morte (15) et à l'unité centrale de traitement (11). La logique de commande (30), en réponse au premier signal, commande à l'unité centrale de traitement (11) de sauvegarder le contenu des fichiers ouverts de données de l'ordinateur ainsi que la mémoire vive ((13) dans la mémoire morte (15) et de produire un deuxième signal indiquant que l'opération de sauvegarde est achevée. Le commutateur (40) répond à ce deuxième signal en découpant ladite source d'alimentation en courant continu de sauvegarde (50) de l'unité centrale de traitement (11), de la mémoire vive (13) et de la mémoire morte (15). Le dispositif (25) rétablit l'état initial de la mémoire vive de l'ordinateur (15) et ouvre les fichiers de données une fois le niveau d'alimentation rétabli après la baisse de tension détectée. On peut également introduire dans l'un parmi les plusieurs dispositifs périphériques (24), un circuit de discrimination (55) pour reconnaître les données de code d'écriture seule. Le circuit de discrimination (55) enregistre les adresses des données d'écriture seule des dispositifs périphériques (24) et les données enregistrées à chaque adresse qui seront rappelées ultérieurement lorsque le niveau

IPC 1-7

**G06F 11/14**

IPC 8 full level

**G06F 1/30** (2006.01); **G06F 11/14** (2006.01); **G06F 12/16** (2006.01); **G06F 11/20** (2006.01)

CPC (source: EP)

**G06F 11/1441** (2013.01); **G06F 11/20** (2013.01)

Citation (search report)

See references of WO 9003611A2

Designated contracting state (EPC)

AT BE CH DE FR GB IT LI LU NL SE

DOCDB simple family (publication)

**WO 9003611 A2 19900405; WO 9003611 A3 19900419; EP 0426764 A1 19910515; JP H03502144 A 19910516**

DOCDB simple family (application)

**GB 8901117 W 19890922; EP 89911067 A 19890922; JP 51030989 A 19890922**