EP 0438469 A1 19910731 - CIRCUIT ARRANGEMENT FOR DIGITALLY RECORDING ANALOG INFORMATION FORMED BY THE TIME INTERVAL BETWEEN TWO CONSECUTIVE STATES OF A SIGNAL.
Title (en)
CIRCUIT ARRANGEMENT FOR DIGITALLY RECORDING ANALOG INFORMATION FORMED BY THE TIME INTERVAL BETWEEN TWO CONSECUTIVE STATES OF A SIGNAL.
Title (de)
SCHALTUNGSANORDNUNG ZUR DIGITALEN ERFASSUNG EINER ANALOGEN INFORMATION IN DER FORM DES ZEITABSTANDES ZWEITER AUFEINANDERFOLGENDER ZUSTÄNDE EINES SIGNALS.
Title (fr)
CIRCUIT PERMETTANT L'ENREGISTREMENT NUMERIQUE D'UNE INFORMATION ANALOGIQUE FORMEE PAR L'INTERVALLE ENTRE DEUX ETATS SUCCESSIFS D'UN SIGNAL.
Publication
Application
Priority
DE 3834938 A 19881013
Abstract (en)
[origin: DE3834938C1] Circuit for digitally recording analog information, in particular the time interval between two consecutive states of at least one signal or the amplitude of said signal. Said circuit includes an integration condensator (23), which is charged during a charge phase with a tension Uc1, representing the analog information, over a parallel circuit including a first resistance (13) and a second resistance (17). At the end of the charge phase, a first switch (15), which is controlled by a control device (9) and connected in series with the first resistance (13), interrupts the flow of current through the first resistance (13), so that during the ensuing charge modification phase, the integration condensator (23) is charged only over the second resistance (17) until the condensator tension Uc reaches a predetermined threshold value Uc2 controlled by a comparator (5). The second resistance (17) has a higher resistance parameter R2 than the first resistance (13), so that the charge-time constant tau 2 during the charge modification phase is greater than the charge-time constant tau 1 during the charge phase. During the charge modification phase, which is generally longer than the charge phase, a counter (7) counts the periodical timing pulses of a reference phase signal. At the end of the charge modification phase, the result provided by the counter (7) is read and further processed by an evaluation device to obtain a digital value for the analog information.
Abstract (fr)
Circuit permettant l'enregistrement numérique d'une information analogique, notamment de l'intervalle entre deux états consécutifs d'au moins un signal ou de l'amplitude dudit signal. Ledit circuit comporte un condensateur d'intégration (23), qui est chargé pendant une phase de charge à une tension Uc1, représentant l'information analogique, par l'intermédiaire d'un circuit parallèle comprenant une première résistance (13) et une deuxième résistance (17). A la fin de cette phase de charge, un premier commutateur (15), lequel est commandé par un dispositif de commande (9) et relié en série à la première résistance (13), interrompt le passage du courant à travers la première résistance (13), de sorte que pendant la phase de modification de charge qui s'ensuit, le condensateur d'intégration (23) n'est chargé que par l'intermédiaire de la deuxième résistance (17) jusqu'à ce que la tension Uc du condensateur atteigne une valeur seuil prédéterminée Uc2 contrôlée par un comparateur (5). La deuxième résistance (17) présente une valeur R2 supérieure à la première résistance (13), de sorte que la constante de temps de charge (tau2) pendant la phase de modification de charge est supérieure à la constante de temps de charge tau1 pendant la phase de charge. Pendant la phase de modification de charge, laquelle est généralement plus longue que la phase de charge, un compteur (7) compte les impulsions périodiques de synchronisation d'un signal de synchronisation de référence. A la fin de la phase de modification de charge, le résultat indiqué par le compteur (7) est lu et traité ultérieurement par un dispositif d'évaluation en vue de l'obtention d'une valeur numérique pour l'information analogique.
IPC 1-7
IPC 8 full level
G04F 10/10 (2006.01); H03M 1/00 (2006.01)
CPC (source: EP)
G04F 10/105 (2013.01)
Citation (search report)
See references of WO 9004219A1
Designated contracting state (EPC)
AT BE CH DE FR GB IT LI LU NL SE
DOCDB simple family (publication)
DE 3834938 C1 19891207; DE 58901716 D1 19920723; EP 0438469 A1 19910731; EP 0438469 B1 19920617; WO 9004219 A1 19900419
DOCDB simple family (application)
DE 3834938 A 19881013; DE 58901716 T 19891012; EP 8901209 W 19891012; EP 89911553 A 19891012