Global Patent Index - EP 0439591 A1

EP 0439591 A1 19910807 - DATA PROCESSING SYSTEM AND PROCESS FOR CONTROLLING IT AND CPU BOARDS.

Title (en)

DATA PROCESSING SYSTEM AND PROCESS FOR CONTROLLING IT AND CPU BOARDS.

Title (de)

DATENVERARBEITUNGSSYSTEM UND VERFAHREN ZU SEINER STEUERUNG SOWIE CPU-PLATINE.

Title (fr)

SYSTEME DE TRAITEMENT DES DONNEES ET PROCEDE POUR COMMANDER CE SYSTEME, AINSI QUE CARTE D'UNITE CENTRALE.

Publication

EP 0439591 A1 19910807 (DE)

Application

EP 90912691 A 19900823

Priority

DE 8910102 U 19890823

Abstract (en)

[origin: WO9103020A1] In a data processing system with a central processing unit (CPU), a main store (2) and a system bus (3), which may be connected to the main store (2) may be directly connected to the CPU (1) and there are a first switching unit (5) which controls the connection between the CPU (1) and the main store (2) and a second switching units (5, 7) are so interconnected that only one of them can release the existing connection of the CPU (1) or the system bus (3) to the main store. Here the main store, the first and second circuit and the first and second buffers are fitted on the same board as the CPU (1).

Abstract (fr)

Dans un système de traitement des données comportant une unité centrale, une mémoire principale (2) et un bus de système (3) pouvant être relié à la mémoire principale (2) et à différentes autres unités fonctionnelles, la mémoire principale (2) peut être reliée directement à l'unité centrale (1) et il est prévu un premier dispositif de commutation (5), qui commande la liaison entre l'unité centrale (1) et la mémoire principale (2), et un deuxième dispositif de commutation (7), qui commande la liaison entre le bus de système (3) et la mémoire prinicpale (2), le premier et le deuxième dispositif de commutatiion (5, 7) étant reliés entre eux de telle manière que l'un seulement des deux dispositif puisse libérer la liaison de l'unité centrale (1) ou celle du bus de système (3) avec la mémoire principale. La mémoire principale, le premier et le deuxième dispositif de commutation ainsi que la première et la deuxième mémoire tampon sont disposés sur la même carte que l'unité centrale (1).

IPC 1-7

G06F 13/28

IPC 8 full level

G06F 13/28 (2006.01)

CPC (source: EP)

G06F 13/28 (2013.01)

Citation (search report)

See references of WO 9103020A1

Designated contracting state (EPC)

DE FR GB IT

DOCDB simple family (publication)

WO 9103020 A1 19910307; AU 6164090 A 19910403; CA 2039715 A1 19910224; EP 0439591 A1 19910807; JP H04502975 A 19920528; JP H06105447 B2 19941221

DOCDB simple family (application)

DE 9000643 W 19900823; AU 6164090 A 19900823; CA 2039715 A 19900823; EP 90912691 A 19900823; JP 51143290 A 19900823