EP 0450052 A1 19911009 - A MICROCOMPUTER WITH DISCONNECTED, OPEN, INDEPENDENT, BIMEMORY ARCHITECTURE.
Title (en)
A MICROCOMPUTER WITH DISCONNECTED, OPEN, INDEPENDENT, BIMEMORY ARCHITECTURE.
Title (de)
RECHNER MIT ABGESCHALTETER OFFENER UNABHÄNGIGER DOPPELSPEICHERARCHITEKTUR.
Title (fr)
MICRO-ORDINATEUR A ARCHITECTURE DE BIMEMOIRE DECONNECTEE, OUVERTE, INDEPENDANTE.
Publication
Application
Priority
US 42248989 A 19891017
Abstract (en)
[origin: WO9106910A1] A Bimemory Independent CPU (BICPU) microcomputer (101) which is comprised of a known CPU chip provided with additional circuitry to enable CPU to interact in a multi BICPU microcomputer system. Each BICPU microcomputer in a system is supplied with an assigned standard memory (120) mechanically and logically connected to its BICPU's "A" bus circuits (124). The BICPU microcomputer is also provided with connectors (100) enabling the CPU to be connected to system buses. Any number of BICPU microcomputers can be logically chained, linked and treed in a sample logical bimemory indepenent pattern infinitely in as many dimensions as is reasonably desired, using one standard set of dedicated, simple, single line conductors (system buses) to mechanically interconnect any "B" (128) or "C" (132) bus circuits of two different BICPU microcomputers.
Abstract (fr)
Micro-ordinateur (101) à unité centrale indépendante à bimémoire (UCIB), comprenant une puce d'unité centrale connue dotée d'un circuit additionnel permettant à l'unité centrale d'avoir une action mutuelle dans un système de micro-ordinateur multi UCIB. Chaque micro-ordinateur à UCIB se trouvant dans un système, est alimenté par une mémoire (120) normale affectée, connectée mécaniquement et logiquement à ces circuits (124) de bus "A" d'UCIB. Le micro-ordinateur à UCIB est également doté de connecteurs (100) permettant à l'unité centrale d'être connectée à des bus de système. N'importe quel nombre de micro-ordinateurs à UCIB peut être logiquement enchaîné, lié et disposé en un arbre dans une configuration indépendante à bimémoire logique simple infiniment, dans autant de dimensions que cela est raisonnablement désiré, à l'aide d'un ensemble classique de conducteurs de lignes spécialisées, simples, uniques (bus de systèmes), afin d'interconnecter mécaniquement n'importe quel circuit de bus "B" (128) ou "C" (132) de deux micro-ordinateurs AUCIB différents.
IPC 1-7
IPC 8 full level
G06F 15/80 (2006.01)
CPC (source: EP)
G06F 15/8015 (2013.01)
Citation (search report)
See references of WO 9106910A1
Designated contracting state (EPC)
AT BE CH DE DK ES FR GB GR IT LI LU NL SE
DOCDB simple family (publication)
WO 9106910 A1 19910516; AU 6642290 A 19910531; EP 0450052 A1 19911009
DOCDB simple family (application)
US 9005910 W 19901016; AU 6642290 A 19901016; EP 90916852 A 19901016