Global Patent Index - EP 0465478 A1

EP 0465478 A1 19920115 - REAL-TIME LUMBER GRADING PROCESS AND SYSTEM.

Title (en)

REAL-TIME LUMBER GRADING PROCESS AND SYSTEM.

Title (de)

VERFAHREN UND VORRICHTUNG ZUM KLASSIFIZIEREN VON HOLZ NACH DER REALZEITMETHODE.

Title (fr)

PROCEDE ET SYSTEME DE CLASSEMENT DE BOIS DEBITES EN TEMPS REEL.

Publication

EP 0465478 A1 19920115 (EN)

Application

EP 90904214 A 19900223

Priority

US 33020489 A 19890329

Abstract (en)

[origin: WO9011488A1] The invention concerns a system for real-time grading and trim optimizing dimension lumber. Lumber is scanned by various linear scanning means for different features, which scanning means may include x-ray scanning means for density and laser scanning means for slope of grain. Data is digitized and then rationalized in a plurality of levels of a hierarchical microprocessor tree with reduction of data in each level. In the lowermost level slave microprocessors communicate serially with a master with no address to ROM. Other levels have parallel interfacing with direct swapping of memory between slave and master.

Abstract (fr)

La présente invention se rapporte à un système servant à classer en temps réel du bois débité et à optimiser son équarrissage. Le bois est analysé par balayage au moyen de divers organes de balayage linéaire, afin de déterminer différentes caractéristiques. Les organes de balayage peuvent être constitués par des organes de balayage à rayons X pour déterminer la densité et par des organes de balayage à laser pour déterminer l'inclinaison des veines. Les données sont numérisées et sont ensuite rationalisées dans plusieurs niveaux d'une structure arborescente de microprocesseurs hiérarchiques, avec réduction des données dans chacun des niveaux. Dans le niveau le plus bas, des microprocesseurs asservis communiquent en mode sériel avec un processeur maître, sans adressage vers une mémoire morte. Les autres niveaux ont des interfaces en parallèle, avec un transfert direct de mémoire entre les microprocesseurs asservis et le processeur maître.

IPC 1-7

G01B 11/00

IPC 8 full level

B07C 5/14 (2006.01); G01N 21/898 (2006.01); G06Q 10/00 (2006.01)

CPC (source: EP)

B07C 5/14 (2013.01); G01N 21/8986 (2013.01); G06Q 10/043 (2013.01)

Citation (search report)

See references of WO 9011488A1

Designated contracting state (EPC)

AT BE CH DE DK ES FR GB IT LI LU NL SE

DOCDB simple family (publication)

WO 9011488 A1 19901004; AU 5260090 A 19901022; CA 2050575 A1 19901004; CA 2509500 A1 19901004; EP 0465478 A1 19920115

DOCDB simple family (application)

CA 9000065 W 19900223; AU 5260090 A 19900223; CA 2050575 A 19900223; CA 2509500 A 19900223; EP 90904214 A 19900223