Global Patent Index - EP 0465559 A1

EP 0465559 A1 19920115 - FREQUENCY SYNTHESIZER WITH FM MODULATION.

Title (en)

FREQUENCY SYNTHESIZER WITH FM MODULATION.

Title (de)

FREQUENZSYNTHESIZER MIT FREQUENZMODULATION.

Title (fr)

SYNTHETISEUR DE FREQUENCE A MODULATION FM.

Publication

EP 0465559 A1 19920115 (EN)

Application

EP 90905856 A 19900326

Priority

US 32883489 A 19890327

Abstract (en)

[origin: WO9011643A1] A frequency synthesizer (10) for providing a modulated output signal (fo) includes a reference frequency signal (fr), a voltage controlled oscillator (14), a programmable divider (16) and a phrase detector (12). A first integrator (24) for integrating a modulating signal provides a first control signal. A second integrator (25) coupled to the first integrator (24) provides a second control signal. A differentiator (36, 42 and 48) coupled to the second integrator (25) provides a third control signal. Finally, a processor (41 and 43) processes the first, second, and third control signals and a divider modulus code (M). The processor (41 and 43) coupled to the programmable divider modifies the divider modulus code (M) in response to the modulating signal (9) to provide a divisor to the divider (16), whereby the frequency of the output signal from the voltage controlled oscillator (14) is modulated by the modulating signal (9).

Abstract (fr)

Un synthétiseur de fréquence (10) produisant un signal de sortie modulé (fo) comprend un signal de fréquence de référence (fr), un oscillateur (14) commandé en tension, un démultiplicateur programmable (6) ainsi qu'un détecteur de phases (12). Un premier intégrateur (24) intégrant un signal de modulation, émet un premier signal de commande. Un second intégrateur (25) couplé audit premier intégrateur (24) émet un second signal de commande. Un différentiateur (36, 42 et 48) couplé audit second intégrateur (25), émet un troisième signal de commande. Enfin, un processeur (41 et 43) traite les premier, second, et troisième signaux de commande, ainsi qu'un code de module (M) du démultiplicateur. Le processeur (41 et 43) couplé audit démultiplicateur programmable modifie le code de module (M) du démultiplicateur en réponse au signal de modulation (9), afin de fournir un diviseur audit démultiplicateur (16), de sorte que la fréquence dudit signal de sortie provenant de l'oscillateur (14) commandé en tension est modulé par ledit signal de modulation (9).

IPC 1-7

H03C 3/09; H03L 7/18

IPC 8 full level

H03C 3/00 (2006.01); H03C 3/09 (2006.01); H03L 7/18 (2006.01)

CPC (source: EP)

H03C 3/0925 (2013.01); H03C 3/0933 (2013.01); H03C 3/0941 (2013.01); H03C 3/0958 (2013.01); H03C 3/0966 (2013.01)

Designated contracting state (EPC)

AT BE DE DK FR GB IT LU NL SE

DOCDB simple family (publication)

WO 9011643 A1 19901004; EP 0465559 A1 19920115; EP 0465559 A4 19920506; JP H04505841 A 19921008

DOCDB simple family (application)

US 9001605 W 19900326; EP 90905856 A 19900326; JP 50554190 A 19900326