EP 0468973 A1 19920205 - MONITOR CONTROL CIRCUIT.
Title (en)
MONITOR CONTROL CIRCUIT.
Title (de)
MONITORSTEUERSCHALTUNG.
Title (fr)
CIRCUIT DE COMMANDE DE MONITEUR.
Publication
Application
Priority
- DE 3915562 A 19890512
- EP 9000466 W 19900321
Abstract (en)
[origin: DE3915562C1] A monitor control circuit for driving a monitor which operates at a second pixel frequency on the basis of a digital image signal with a first pixel frequency has a first storage device (3) into which the image signal can be read with a frequency dependent on the first pixel frequency by means of a first control device, and a video storage device in effective connection with the output of the first storage device (3). To ensure constant updating of the image signal to be displayed, the first storage device is a first in-first out storage device (3), and a second storage device (6) connected to the video storage device (4) and to the first in-first out storage device (3) can read data words from the first in-first out storage device (3) and can write them into the video storage device (4) in such a manner that the reading of the data words from the first in-first out storage device (3) is interrupted when data words are being read from the video storage device (4). As a result, the number of data words stored in the first in-first out device (3) which can be re-stored in the video storage device (4) can vary.
Abstract (fr)
Un circuit de commande de moniteur pour exciter un moniteur, lequel fonctionne à une deuxième fréquence de pixel sur la base d'un signal d'image numérique avec une première fréquence de pixel, comporte une première mémoire (3) dans laquelle le signal d'image peut être lu avec une fréquence fonction de la première fréquence de pixel au moyen d'un premier dispositif de commande, et une mémoire vidéo coopérant avec la sortie de la première mémoire (3). En vue d'assurer la mise à jour constante du signal d'image à afficher, la première mémoire est un dispositif de mémorisation premier entré-premier sorti (3), et une deuxième mémoire (6) reliée à la mémoire vidéo (4) et à la mémoire premier entré-premier sorti (3) peut extraire des données élémentaires de la mémoire premier entré-premier sorti (3) et les introduire dans la mémoire vidéo (4) de telle manière que la lecture des données élémentaires dans la mémoire premier entré-premier sorti (3) est interrompue lorsque les données élémentaires sont extraites de la mémoire vidéo (4). Par suite, le nombre de données élémentaires transférables de la mémoire premier entré-premier sorti (3) à la mémoire vidéo (4) peut varier.
IPC 1-7
IPC 8 full level
G09G 1/16 (2006.01); G09G 5/12 (2006.01); G09G 5/18 (2006.01); G09G 5/393 (2006.01); G09G 5/395 (2006.01)
CPC (source: EP KR US)
G09G 1/16 (2013.01 - KR); G09G 5/393 (2013.01 - EP US); G09G 5/395 (2013.01 - EP US)
Citation (search report)
See references of WO 9013886A2
Designated contracting state (EPC)
AT BE CH DE DK ES FR GB IT LI LU NL SE
DOCDB simple family (publication)
WO 9013886 A2 19901115; WO 9013886 A3 19901227; AT E137352 T1 19960515; AT E85858 T1 19930315; DE 3915562 C1 19901031; DE 59000902 D1 19930325; DE 59010304 D1 19960530; DK 0468973 T3 19930510; DK 0468973 T4 20010730; DK 0500147 T3 19960513; DK 0500147 T4 20011008; EP 0468973 A1 19920205; EP 0468973 B1 19930217; EP 0468973 B2 20010509; EP 0500147 A2 19920826; EP 0500147 A3 19921014; EP 0500147 B1 19960424; EP 0500147 B2 20010822; ES 2038054 T3 19930701; ES 2038054 T5 20010916; ES 2089283 T3 19961001; ES 2089283 T5 20020116; JP 2971132 B2 19991102; JP H04507147 A 19921210; KR 920701936 A 19920812; KR 960003396 B1 19960309; US 5329290 A 19940712
DOCDB simple family (application)
EP 9000466 W 19900321; AT 90904821 T 19900321; AT 92107715 T 19900321; DE 3915562 A 19890512; DE 59000902 T 19900321; DE 59010304 T 19900321; DK 90904821 T 19900321; DK 92107715 T 19900321; EP 90904821 A 19900321; EP 92107715 A 19900321; ES 90904821 T 19900321; ES 92107715 T 19900321; JP 50472790 A 19900321; KR 910700772 A 19910723; US 77392092 A 19920731