EP 0535350 A2 19930407 - Process for the manufacture of a side-limited monocrytalline region on a substrate and its use in the manufacture of MOS and bipolar transistor.
Title (en)
Process for the manufacture of a side-limited monocrytalline region on a substrate and its use in the manufacture of MOS and bipolar transistor.
Title (de)
Verfahren zur Herstellung eines seitlich begrenzten, einkristallinen Gebietes auf einem Substrat und dessen Verwendung zur Herstellung eines MOS-Transistors und eines Bipolartransistors.
Title (fr)
Procédé pour la fabrication sur un substrate d'un couche mono-cristalline limitée latéralement, et son utilisation dans la fabrication de transistors MOS et bipolaires.
Publication
Application
Priority
DE 4131619 A 19910923
Abstract (en)
On a substrate (11) made of monocrystalline semiconductor material, a first layer (12) and a second layer (13) are generated, the first layer (12) being selectively etchable both with respect to the substrate (11) and to the second layer (13). The first layer (12) and the second layer (13) are structured in such a way, that undercutting (121) of the first layer (12) under the second layer (13) is produced, in which the surface of the substrate (11) is exposed. By means of selective epitaxy, a monocrystalline region (16) is generated on the exposed surface of the substrate (11). The process can be used for generating a channel region for a MOS transistor or a base for a bipolar transistor. <IMAGE>
Abstract (de)
Auf einem Substrat (11) aus einkristallinem Halbleitermaterial wird eine erste Schicht (12) und eine zweite Schicht (13) erzeugt, wobei die erste Schicht (12) sowohl zum Substrat (11) als auch zur zweiten Schicht (13) selektiv ätzbar ist. Die erste Schicht (12) und die zweite Schicht (13) werden so strukturiert, daß eine Unterätzung (121) der ersten Schicht (12) unter die zweite Schicht (13) entsteht, in der die Oberfläche des Substrats (11) freigelegt wird. Mittels selektiver Epitaxie wird auf der freiliegenden Oberfläche des Substrats (11) ein einkristallines Gebiet (16) erzeugt. Das Verfahren ist anwendbar zur Herstellung eines Kanalgebietes für einen MOS-Transistor oder einer Basis für einen Bipolartransistor. <IMAGE>
IPC 1-7
IPC 8 full level
H01L 21/76 (2006.01); H01L 21/20 (2006.01); H01L 21/331 (2006.01); H01L 21/336 (2006.01); H01L 29/73 (2006.01); H01L 29/732 (2006.01); H01L 29/78 (2006.01)
CPC (source: EP US)
H01L 21/02381 (2013.01 - EP US); H01L 21/0245 (2013.01 - EP US); H01L 21/02488 (2013.01 - EP US); H01L 21/02505 (2013.01 - EP US); H01L 21/02532 (2013.01 - EP US); H01L 21/02639 (2013.01 - EP US); H01L 29/66287 (2013.01 - EP US); H01L 29/66651 (2013.01 - EP US); Y10S 148/011 (2013.01 - EP US)
Designated contracting state (EPC)
BE DE FR GB IT
DOCDB simple family (publication)
EP 0535350 A2 19930407; EP 0535350 A3 19930908; EP 0535350 B1 19980408; DE 59209271 D1 19980514; DE 59209978 D1 20030327; EP 0809279 A2 19971126; EP 0809279 A3 19980805; EP 0809279 B1 20030219; JP H05206460 A 19930813; US 5326718 A 19940705; US 5422303 A 19950606; US 5498567 A 19960312
DOCDB simple family (application)
EP 92114161 A 19920819; DE 59209271 T 19920819; DE 59209978 T 19920819; EP 97114782 A 19920819; JP 27529392 A 19920918; US 18551494 A 19940124; US 37986195 A 19950403; US 95006892 A 19920923