EP 0620934 A1 19941026 - COMPUTER MEMORY ARRAY CONTROL.
Title (en)
COMPUTER MEMORY ARRAY CONTROL.
Title (de)
RECHNERSPEICHERMATRIXSTEUERUNG.
Title (fr)
COMMANDE DE RESEAU DE MEMOIRE D'ORDINATEUR.
Publication
Application
Priority
- GB 9200207 A 19920106
- GB 9202291 W 19921210
Abstract (en)
[origin: WO9314455A1] A computer memory controller for interfacing to a host computer comprises a buffer memory (26) for interfacing to a plurality of memory units (42) and for holding data read thereto and therefrom. A central controller (22) operative to control the transfer of data to and from the host computer and the memory units (42). The buffer memory (26) is controlled to form a plurality of buffer segments for addressably storing data read from or written to the memory units (42). The central controller (22) is operative to allocate a buffer segment for a read or write request from the host computer, of a size sufficient for the data. The central controller (22) is also operative in response to data requests from the host computer to control the memory units (42) to seek data stored in different memory units (42) simultaneously.
Abstract (fr)
Un contrôleur de mémoire d'ordinateur, établissant une interface avec un ordinateur central, comprend une mémoire tampon (26) servant à établir une interface avec une multiplicité d'unités de mémoire (42) et à contenir des données qui y sont inscrites et extraites. Un contrôleur central (22) fonctionne de manière a contrôler le transfert de données vers l'ordinateur central et hors de celui-ci et vers les unités de mémoire (42) et hors de celles-ci. La mémoire tampon (26) est contrôlée de manière à constituer une multiplicité de segments tampons permettant de stocker de manière adressable des données extraites des unités de mémoire (42) ou inscrites dans celles-ci. Le contrôleur central (22) fonctionne de manière à allouer un segment tampon à une requête de lecture ou d'écriture provenant de l'ordinateur central, ce segment présentant une grandeur suffisante pour les données concernées. Le contrôleur central (22) fonctionne également, en réponse à des requêtes de données provenant de l'ordinateur central, de manière à contrôler les unités de mémoire (42) afin de rechercher simultanément des données stockées dans différentes unités de mémoire.
IPC 1-7
IPC 8 full level
G06F 3/06 (2006.01); G06F 11/10 (2006.01); G06F 12/08 (2006.01); G06F 12/0866 (2016.01); G06F 12/16 (2006.01); G11B 20/10 (2006.01); G11B 20/18 (2006.01)
CPC (source: EP)
G06F 3/0601 (2013.01); G06F 11/1008 (2013.01); G06F 11/1076 (2013.01); G06F 12/0866 (2013.01); G11B 20/10 (2013.01); G11B 20/1833 (2013.01); G06F 3/0673 (2013.01); G11B 2020/10916 (2013.01)
Citation (search report)
See references of WO 9314455A1
Designated contracting state (EPC)
AT BE CH DE DK ES FR GB GR IE IT LI LU MC NL PT SE
DOCDB simple family (publication)
WO 9314455 A1 19930722; AU 3091592 A 19930803; AU 662376 B2 19950831; CA 2127380 A1 19930722; EP 0620934 A1 19941026; GB 9200207 D0 19920226; JP H08501643 A 19960220
DOCDB simple family (application)
GB 9202291 W 19921210; AU 3091592 A 19921210; CA 2127380 A 19921210; EP 92924811 A 19921210; GB 9200207 A 19920106; JP 51198493 A 19921210