Global Patent Index - EP 0685949 A2

EP 0685949 A2 19951206 - Packet transmission system.

Title (en)

Packet transmission system.

Title (de)

Paketübermittlungssystem.

Title (fr)

Système de transmission de paquets.

Publication

EP 0685949 A2 19951206 (DE)

Application

EP 95201420 A 19950531

Priority

DE 4419344 A 19940603

Abstract (en)

The transmission system includes a coupling device with a central memory for temporary storage of the information packets receiving from the incoming lines. A central memory control (20) generates the memory addresses for storage of the information packets and controls the write-in and read-out procedures and a demultiplexer, for transferring the data packets to the outgoing lines. The central memory control has an address memory (45), delivering the write-in addresses, the addresses received from the memory held in respective waiting buffers (42,..44) for each outgoing line, selected in dependence on the packet location, with corresponding control of the demultiplexer. <IMAGE>

Abstract (de)

Die Erfindung bezieht sich auf ein Paketübermittlungssystem mit wenigstens einer Koppelvorrichtung (18), die einen Zentralspeicher (19) zur Zwischenspeicherung von auf Zubringerleitungen eintreffenden Paketen, eine Zentralspeichersteuerung (20) zur Erzeugung von Adressen für die Speicherung der Pakete im Zentralspeicher (19) und zur Steuerung des Einschreib- und Auslesevorgangs der Pakete und einen von der Zentralspeichersteuerung (20) gesteuerten Demultiplexer (21) zur Weiterleitung der Pakete auf Abnehmerleitungen enthält. Die Zentralspeichersteuerung (20) enthält einen Adressenspeicher (45) zur Lieferung einer Adresse für einen Einschreibvorgang, jeder Abnehmerleitung zugeordnete Wartepuffer (42 bis 44) zur Zwischenspeicherung der von dem Adressenspeicher (45) gelieferten Adressen, eine Decodervorrichtung (66). Die Decodervorrichtung ist zur Selektierung eines Wartepuffers (42 bis 44) für eine zu speichernde Adresse in Abhängigkeit von dem Bestimmungsort des Paketes, zur Selektierung eines Wartepuffers (42 bis 44) für die Lieferung einer für den Auslesevorgang aus dem Zentralspeicher (19) bestimmten Adresse und zur entsprechenden Steuerung des Demultiplexers (21) vorgesehen. <IMAGE>

IPC 1-7

H04L 12/43; H04J 3/08

IPC 8 full level

H04L 12/54 (2013.01); H04L 12/931 (2013.01); H04L 12/933 (2013.01); H04L 12/70 (2013.01)

CPC (source: EP US)

H04L 12/5601 (2013.01 - EP US); H04L 49/108 (2013.01 - EP US); H04L 49/608 (2013.01 - EP US); H04L 2012/5681 (2013.01 - EP US); H04L 2012/5685 (2013.01 - EP US)

Designated contracting state (EPC)

DE FR GB IT

DOCDB simple family (publication)

EP 0685949 A2 19951206; EP 0685949 A3 20020710; JP H07336391 A 19951222; US 6128297 A 20001003

DOCDB simple family (application)

EP 95201420 A 19950531; JP 13651295 A 19950602; US 84496297 A 19970423