Global Patent Index - EP 0730214 A2

EP 0730214 A2 19960904 - Current mirror in MOS technology with adjustable cascade stages

Title (en)

Current mirror in MOS technology with adjustable cascade stages

Title (de)

Stromspiegel in MOS-Technik mit weit aussteuerbaren Kaskodestufen

Title (fr)

Mirroir de courant en technologie MOS avec étages cascade réglables

Publication

EP 0730214 A2 19960904 (DE)

Application

EP 96102646 A 19960222

Priority

DE 19507155 A 19950301

Abstract (en)

The current mirror has a current bank including input and output side widely controllable cascade stages (t2,t4). A regulating circuit (r,p) generates the fixed potential of the cascade stages. A differential current (id) is fed to the control input of the regulating circuit. A first circuit node (k1) lies between a current mirror input and a first cascade stage (t2) coupled to a corresponding output of the current bank (mb). The regulation circuit includes a current controlled current source (q). The control input of the source, at a second circuit node (k2) is connected to the first node (k1). The output of the source, at a third node, is connected to a common control line (c1) for the current bank (mb). A capacitive load (c3), particularly one formed by capacitively charging the control line (c1), is connected to the third node (k3) to adjust a regulation time constant.

Abstract (de)

Ein Stromspiegel in MOS-Technik ermöglicht weit aussteuerbare Kaskodestufen (t2, t4) in seinen Stromein- und -ausgängen (em bzw. om), indem das gemeinsame Steuerpotential (u3) für den Stromspiegel (m, mb) von einer stromgesteuerten Stromquelle (q) gebildet wird. Ihr Ansteuerstrom ist ein Differenzstrom (id), der durch Differenzschaltung eines dem Stromspiegeleingang (em) zugeführten Eingangsstromes (ie) und eines mit dem Stromspiegeleingang (em) verkoppelten Strombankstromes (i1) gebildet wird. An den Ausgang (k3) der Stromquelle (q) ist eine gemeinsame Steuerleitung (cl) angeschlossen, die mit den kapazitiv belasteten Gate-Anschlüssen der Steuertransistoren (t1, t3) einer n-Kanal-Strombank (mb) verbunden ist, in der die eigentliche Stromspiegelung (ie, ia) stattfindet. <IMAGE>

IPC 1-7

G05F 3/26

IPC 8 full level

G05F 3/26 (2006.01); H03F 3/343 (2006.01)

CPC (source: EP KR US)

G05F 3/262 (2013.01 - EP US); H01L 23/58 (2013.01 - KR); H01L 2924/0002 (2013.01 - EP US)

Designated contracting state (EPC)

DE FR GB IT NL

DOCDB simple family (publication)

DE 19507155 C1 19960814; DE 59607907 D1 20011122; EP 0730214 A2 19960904; EP 0730214 A3 19970716; EP 0730214 B1 20011017; JP 3880649 B2 20070214; JP H08274550 A 19961018; KR 960036010 A 19961028; US 5654629 A 19970805

DOCDB simple family (application)

DE 19507155 A 19950301; DE 59607907 T 19960222; EP 96102646 A 19960222; JP 4485596 A 19960301; KR 19960004758 A 19960227; US 60814696 A 19960228