EP 0798947 A1 19971001 - Method and circuit for data processing, in particular for signal data in a digital progammable hearing aid
Title (en)
Method and circuit for data processing, in particular for signal data in a digital progammable hearing aid
Title (de)
Verfahren und Schaltung zur Verarbeitung von Daten, insbesondere Signaldaten in einem digitalen programmierbaren Hörgerät
Title (fr)
Procédé et agencement de circuit de traitement de données, en particulier de données de signaux dans une prothèse auditive numérique programmable
Publication
Application
Priority
EP 96104903 A 19960327
Abstract (en)
The method involves searching through a data memory for a value (VE) which is the result of a comparison of the input value (E) with a reference. The memory is then searched for an output value which is derived from the value (VE) via a curve function. The output value is output as an output data value (A), and the process is repeated for a new input value (E). A number of comparison values (VE) and comparison output values for respective curve functions may be read out. The comparison input values are pref. stored in a monotonic sequence.
Abstract (de)
Die Erfindung betrifft ein Verfahren zur Verarbeitung von Daten, insbesondere Signaldaten in einem programmierbaren digitalen Hörgerät, wobei zunächst ein Datenspeicher nach einem über eine Vergleichsbedingung mit einem Eingangsdatenwert E korrespondierenden abgespeicherten Vergleichseingangsdatenwert VE abgesucht wird, daraufhin der Datenspeicher nach einem dem ermittelten Vergleichseingangsdatenwert VE über eine Kennlinienfunktion zugeordneten Vergleichsausgangswert VA abgesucht wird, daraufhin der ermittelte Vergleichsausgangswert VA als Ausgangswert A ausgegeben wird und das Verfahren wieder von vorne beginnt. Die Erfindung betrifft ferner eine Schaltung zur Verarbeitung von Daten, insbesondere Signaldaten, in einem programmierbaren digitalen Hörgerät, welche eine Einheit 1 zur Datenein-/ausgabe eines zu verarbeitenden Eingangsdatenwertes E aufweist sowie ein Suchelement 2 zur Ermittlung des mit dem Eingangsdatenwert E korrespondierenden Vergleichseingangsdatenwertes VE, ein Vergleichselement 3 zur Feststellung, ob ein über eine Vergleichsbedingung zum Eingangsdatenwert E korrespondierender Vergleichseingangswert VE vorliegt und ein Prozessor 4 zur Steuerung der Einheit 1 des Suchelements 2 und des Vergleichselements 3 umfaßt. <IMAGE>
IPC 1-7
IPC 8 full level
H04R 25/00 (2006.01)
CPC (source: EP US)
H04R 25/70 (2013.01 - EP US); H04R 25/505 (2013.01 - EP US)
Citation (search report)
- [Y] EP 0339819 A2 19891102 - CENTRAL INST DEAF [US]
- [Y] DE 3622205 A1 19870108 - VLSI TECHNOLOGY INC [US]
- [A] US 5303306 A 19940412 - BRILLHART BRUCE A [US], et al
- [A] US 5029217 A 19910702 - CHABRIES DOUGLAS M [US], et al
- [A] ARNOLD D: "Binary table search", FORTH DIMENSIONS, JAN.-FEB. 1990, USA, vol. 11, no. 5, ISSN 0884-0822, pages 19 - 24, XP006000587
- [A] CHANCE R J: "THE EFFECT OF PROCESSOR ARCHITECTURE ON AN EFFICIENT FLOATING POINT TABLE LOOK-UP ALGORITHM", MICROPROCESSORS AND MICROSYSTEMS, vol. 15, no. 8, 1 October 1991 (1991-10-01), pages 411 - 415, XP000262416
Designated contracting state (EPC)
CH DE DK LI
DOCDB simple family (publication)
DOCDB simple family (application)
EP 96104903 A 19960327; US 81818097 A 19970314