

Title (en)

Integrated circuit comprising a condenser device and condenser devices

Title (de)

Integrierte Schaltungsanordnung enthaltend eine Kondensatoranordnung und Kondensatoranordnungen

Title (fr)

Circuit intégré comportant un agencement de condensateur et agencements de condensateur

Publication

EP 1983573 A2 20081022 (DE)

Application

EP 08160933 A 20031127

Priority

- EP 03782114 A 20031127
- DE 10260352 A 20021220

Abstract (en)

To make the capacitor arrangement (110) a stack (124b) of the following layers is produced: a base electrode layer (14), a base dielectric layer (16), at least one central electrode layer (18), a dielectric layer covering (20) and an electrode layer covering (22). This layer (22) and the central electrode layer (18) are structured in the first lithographic process. The electrode layer covering (22a) and the base electrode layer (14) are structured using a second lithographic process. An independent claim is included for the corresponding integrated capacitor arrangement.

Abstract (de)

Erläutert wird unter anderem ein Verfahren zum Herstellen einer Kondensatoranordnung (110), die mindestens drei Elektroden (114a, 118a und 122b) enthält. Die Kondensatoranordnung (110) wird mit einer Anzahl von Lithografieverfahren hergestellt, die kleiner als die Anzahl der Elektroden (114a, 118a und 122b) ist. Erläutert wird auch eine Kondensatoranordnung, die sich über mehr als zwei oder mehr als drei Zwischenlagen zwischen Metallisierungsschichten erstreckt. Die Schaltungsanordnung hat eine hohe Flächenkapazität und lässt sich auf einfache Art herstellen. Erläutert wird auch ein Verfahren, bei dem eine Elektrodenschicht zunächst mit einem Trockenätzverfahren strukturiert wird. Reste der Elektrodenschicht werden mit einem nass-chemischen Verfahren entfernt. Durch diese Maßnahme lassen sich Kondensatoren mit hervorragenden elektrischen Eigenschaften herstellen.

IPC 8 full level

H01L 27/08 (2006.01)

CPC (source: EP US)

H01L 27/0805 (2013.01 - EP US)

Citation (applicant)

- WO 0178093 A2 20011018 - GENNUM CORP [CA], et al
- US 2002192919 A1 20021219 - BOTHRA SUBHAS [US]
- US 6198617 B1 20010306 - SUN SHIH-WEI [TW]
- N. FEILCHENFELD: "High performance, low complexity 0.18 um SiGe BiCMOS Technology for Wireless Circuit Applications", IEEE BCTM, vol. 11.3, pages 197 - 200, XP010613141, DOI: doi:10.1109/BIPOL.2002.1042917

Designated contracting state (EPC)

DE

DOCDB simple family (publication)

WO 2004059735 A1 20040715; CN 100576543 C 20091230; CN 1729572 A 20060201; DE 10260352 A1 20040715; DE 50312856 D1 20100812; DE 50313644 D1 20110601; EP 1573819 A1 20050914; EP 1573819 B1 20110420; EP 1983573 A2 20081022; EP 1983573 A3 20090318; EP 1983573 B1 20100630; EP 1995781 A2 20081126; EP 1995781 A3 20090318; JP 2006511088 A 20060330; JP 4628794 B2 20110209; TW 200419722 A 20041001; TW I267948 B 20061201; US 2005287755 A1 20051229; US 8008161 B2 20110830

DOCDB simple family (application)

DE 0303933 W 20031127; CN 200380106835 A 20031127; DE 10260352 A 20021220; DE 50312856 T 20031127; DE 50313644 T 20031127; EP 03782114 A 20031127; EP 08160933 A 20031127; EP 08160938 A 20031127; JP 2004562483 A 20031127; TW 92132969 A 20031124; US 15690805 A 20050620