Global Patent Index - EP 4000802 A1

EP 4000802 A1 20220525 - METHOD FOR POLISHING SEMICONDUCTOR WAFERS ON BOTH SIDES BETWEEN A LOWER POLISHING PLATE AND AN UPPER POLISHING PLATE

Title (en)

METHOD FOR POLISHING SEMICONDUCTOR WAFERS ON BOTH SIDES BETWEEN A LOWER POLISHING PLATE AND AN UPPER POLISHING PLATE

Title (de)

VERFAHREN ZUM BEIDSEITIGEN POLIEREN VON HALBLEITERSCHEIBEN ZWISCHEN EINEM UNTEREN POLIERTELLER UND EINEM OBEREN POLIERTELLER

Title (fr)

PROCÉDÉ DE POLISSAGE DE CHAQUE CÔTÉ DE TRANCHE DE SEMI-CONDUCTEUR ENTRE UNE MOLETTE DE POLISSAGE INFÉRIEURE ET UNE MOLETTE DE POLISSAGE SUPÉRIEURE

Publication

EP 4000802 A1 20220525 (DE)

Application

EP 20207967 A 20201117

Priority

EP 20207967 A 20201117

Abstract (de)

Verfahren zum beidseitigen Polieren von Halbleiterscheiben zwischen einem unteren Polierteller und einem oberen Polierteller, umfassenddas Befeuchten eines unteren und eines oberen Poliertuchs mit einer Flüssigkeit;das Bekleben des unteren Poliertellers mit dem befeuchteten unteren Poliertuch;das Pressen des unteren Poliertuchs gegen den unteren Polierteller;das Bekleben des oberen Poliertellers mit dem befeuchteten oberen Poliertuch;das Pressen des oberen Poliertuchs gegen den oberen Polierteller;das Pressen der Poliertücher gegeneinander;das Ablegen von Halbleiterscheiben auf dem unteren Polierteller; unddas beidseitige Polieren von Halbleiterscheiben mit dem oberen Poliertuch und dem unteren Poliertuch in Gegenwart eines Poliermittels.

IPC 8 full level

B24B 1/00 (2006.01); B24B 37/08 (2012.01); B24B 37/28 (2012.01); H01L 21/02 (2006.01)

CPC (source: EP)

B24B 37/08 (2013.01); B24B 37/28 (2013.01)

Citation (applicant)

Citation (search report)

Designated contracting state (EPC)

AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

Designated extension state (EPC)

BA ME

DOCDB simple family (publication)

EP 4000802 A1 20220525

DOCDB simple family (application)

EP 20207967 A 20201117