(19)
(11)EP 0 342 469 A1

(12)EUROPÄISCHE PATENTANMELDUNG

(43)Veröffentlichungstag:
23.11.1989  Patentblatt  1989/47

(21)Anmeldenummer: 89108250.5

(22)Anmeldetag:  08.05.1989
(51)Internationale Patentklassifikation (IPC)4H04J 3/16
(84)Benannte Vertragsstaaten:
AT BE CH DE ES FR GB GR IT LI NL SE

(30)Priorität: 11.05.1988 DE 3816235

(71)Anmelder: SIEMENS AKTIENGESELLSCHAFT
80333 München (DE)

(72)Erfinder:
  • Müller, Horst, Dipl.-Ing.
    D-8021 Hohenschäftlarn (DE)
  • Förg, Pirmin, Dr.-Ing.
    D-8018 Grafing (DE)


(56)Entgegenhaltungen: : 
  
      


    (54)Verfahren zum Einfügen eines asynchronen 139 264-kbit/s-Signals in ein 155 520-kbit/s-Signal


    (57) Die der Erfindung zugrundeliegende Aufgabe besteht darin, ein asynchrones 139 264-kbit/s-Signal aus der europäi­schen Digitalsignal-Hierarchie in besonders geschickter Weise in der Rahmenstruktur eines 155 520-kbit/s-Signals STM-1 einer Netzwerkknoten-Schnittstelle NNI zu verschach­teln.
    In die Rahmenstruktur lassen sich Bits einfügen, die in Form eines virtuellen Containers VC-4 in einem Unterrahmen zusammengestellt sind. Dieser besteht aus 9 Abschnitten mit jeweils 261 Unterabschnitten für je 1 byte bzw. 8 bit. Der erste Unterabschnitt ist einem Pfadkopfteil (POH) vorgehalten. Die restlichen 260 Unterabschnitte wer­den erfindungsgemäß in 20 Blöcke mit einem ersten Teil (W, X, Y, Z) für 1 byte von insbesondere Zusatzsignalen und einen zweiten Teil für 12 byte aus Informationsbits (I) unterteilt.
    Dieses Verfahren läßt sich bei einer Netzwerkknoten-­Schnittstelle NNI in einem synchronen optischen Netzwerk SONET anwenden.




    Beschreibung


    [0001] Die Erfindung bezieht sich auf ein Verfahren zum Einfügen eines asynchronen 139 264-kbit/s-Signals nach der CCITT-Empfehlung G.754 in den Pulsrahmen eines 155 520-kbit/s-Signals nach den CCITT-Empfehlungsentwürfen G.70X, G.70Y und G.70Z mit einem aus 9, jeweils zuerst 1 byte für einen Pfadkopfteil und anschlie­ßend weitere 260 byte enthaltenden Reihen bestehenden virtuel­len Container.

    [0002] Aus der Zeitschrift "Telecommunications", März 1988, Seiten 63, 65 und 66 ist ein synchrones optisches Netzwerk SONET mit Netz­werkknoten-Schnittstellen NNI für internationalen Gebrauch be­kannt. Dieses System arbeitet mit einer Hierarchie von Digital­signalen STM-1 mit einer Bitrate von 155 520 kbit/s, STM-4 mit einer Bitrate von 622 080 kbit/s und eventuell weiteren Digi­talsignalen wie STM-8, STM-12 und STM-16. Jedem dieser Digital­signale ist ein Pulsrahmen zugeordnet. In den Pulsrahmen des Digitalsignals STM-1 lassen sich Digitalsignale geringerer Bit­rate der europäischen, der japanischen oder der US-Hierarchie einfügen.

    [0003] Fig. 1 zeigt den Pulsrahmen des Digitalsignals STM-1 mit einem Kopfabschnitt (section overhead SOH), einer Verwaltungseinheit (administration unit AU-4) und einem Verwaltungseinheitszeiger (administration unit pointer AU-4 PTR). Der Pulsrahmen besteht aus 9 Reihen, die aus Gründen der Platzersparnis in einem Puf­ferspeicher nicht hintereinander sondern untereinander angeord­net sind, und 270 Spalten, die jeweils 1 byte oder 8 bit pro Reihe umfassen. Der Kopfabschnitt (SOH) und der Verwaltungsein­heitszeiger (AU-4 PTR) nehmen die ersten 9 Spalten ein.

    [0004] In die Verwaltungseinheit (AU-4) werden virtuelle Container (VC-4) eingefügt, deren Anfang innerhalb der Verwaltungseinheit (AU-4) der Verwaltungseinheitszeiger (AU-4 PTR) angibt. Der virtuelle Container (VC-4) enthält die gleiche Reihen- und Spaltenzahl wie die Verwaltungseinheit (AU-4). Eine erste 1-byte-breite Spalte dient der Aufnahme eines Pfadkopfteils (path overhead POH) mit Bytes I1, B3, C2, G1, F2, H4, Z3, Z4 und Z5. An diese Spalte schließen sich in jeder Reihe 260 byte an.

    [0005] Aufgabe der Erfindung ist es, ein Verfahren anzugeben, nach dem in den virtuellen Container VC-4 ein asynchrones 139 264-kbit/s-­Signal der europäischen Hierarchie eingefügt werden kann.

    [0006] Diese Aufgabe wird erfindungsgemäß mit den Merkmalen des Patent­anspruchs 1 gelöst.

    [0007] Der SONET-Rahmen stellt pro Reihe 260 byte · 8 = 2080 bit zur Verfügung.

    [0008] Für die Übertragung des 139 264-kbit/s-Signals werden



    [0009] Bei einer Aufteilung dieser 1934,2 bit auf 20 Blöcke fallen auf jeden Block



    [0010] Werden in jedem zweiten Teil der Blöcke 96 bit Nutzinformation übertragen, so müssen die restlichen 14,2 bit (1934,2 - 96 · 20 = 14,2 bit) in ersten Teilen der Blöcke un­tergebracht werden. Es werden im ersten Teil W 8 bit und im ersten Teil Z 6 bit hierfür vorgesehen. Die restlichen 0,2 bit Nutzinformation werden mit Hilfe des Stopfverfahrens an der Stelle des Bits S im ersten Teil des Blockes Z untergebracht. Dadurch ergibt sich ein positives Stopfverfahren mit der relati­ven Füllfrequenzϑ = 0,7.



    [0011] Bei der max. zulässigen Frequenzabweichung Δf/f = ± 15 ppm des 139 264-kbit/s-Signals variiert die rel. Füllfrequenz von 0,749 bis 0,807. In diesem Bereich ist der Wartezeitjitter, abhängig von der schaltungstechnischen Realisierung, gering.

    [0012] Diese Lösung bietet den Vorteil, daß wegen der Verteilung der Zusatzsignale auf die ersten Teile W, X, Y und Z lediglich ein Pufferspeicher der Kapazität eines Bytes für die Zusatzsignale benötigt wird. Die gleichmäßige Verteilung der fünf Stopfinfor­mationsbits C macht die Stopfinformation gegenüber Bündelstö­rungen unempfindlich. Die Verwendung lediglich eines möglichen Stopfbits S pro Reihe ergibt eine Unempfindlichkeit gegenüber Bitslips, die eine Neusynchronisation auf der Empfangsseite erfordern würden.

    [0013] Eine Ausgestaltung des erfindungsgemäßen Verfahrens ist dem Patentanspruch 2 zu entnehmen.

    [0014] Die Erfindung wird anhand der Fig. 2 näher erläutert. Diese zeigt eine Reihe des virtuellen Containers VC-4 nach Fig. 1. Die Reihe beginnt mit 1 byte des Pfadkopfteils POH. Die weiteren 260 byte sind in 20 Blöcke unterteilt, die jeweils einen ersten Teil zur Aufnahme von 1 byte und einen zweiten Teil für 12 byte enthalten. Die ersten Teile sind mit W, X, Y oder Z bezeichnet.

    [0015] In der Fig. 2 unten ist gezeigt, daß ein erster Teil W 8 Infor­mationsbits I, ein erster Teil X 1 Stopfinformationsbit C, 5 feste Stopfbits R und 2 frei verfügbare Meldeinformationsbits M, ein erster Teil Y 8 feste Stopfbits R und ein erster Teil Z 6 Informationsbits I, 1 mögliches Stopfbit S und 1 festes Stopfbit R enthält. Jeder zweite Teil eines Blockes dient der Aufnahme von 96 Informationsbits I.

    [0016] Die Stopfinformationsbits C sind gleichmäßig über die Reihe verteilt. Haben alle einen Zustand logisch "1", dann ist das mögliche Stopfbit S tatsächlich ein Stopfbit. Haben dagegen alle 5 Stopfinformationsbits C einen logischen Zustand "O", dann wird anstelle des möglichen Stopfbits S ein Informations­bit I übertragen.


    Ansprüche

    1. Verfahren zum Einfügen eines asynchronen 139 264-kbit/s-­Signals nach der CCITT-Empfehlung G.754 in den Pulsrahmen eines 155 520-kbit/s-Signals (STM-1) nach den CCITT-Empfeh­lungsentwürfen G.70X, G.70Y und G.70Z mit einem aus 9, jeweils zuerst 1 byte für einen Pfadkopfteil (POH) und anschließend weitere 260 byte enthaltenden Reihen bestehenden virtuellen Container (VC-4),
    dadurch gekennzeichnet,
    daß die weiteren Bytes in 20 Blöcke für je 13 byte unterteilt werden,
    daß jeder Block in einen ersten Teil mit 1 byte bzw. 8 bit und in einen zweiten Teil mit 12 byte bzw. 96 bit unterteilt wird,
    daß der erste Teil (W) der ersten Blöcke für jeweils 8 Informa­tionsbits (I) bereitgestellt wird,
    daß der erste Teil (X) der 2., 6., 10., 14., und 18. Blöcke nacheinander für jeweils ein Stopfinformationsbit (C), für 5 feste Stopfbits (R) und für 2 freiverfügbare Meldeinforma­tionsbits (M) bereitgestellt wird,
    daß der erste Teil (Y) der 3. bis 5., 7. bis 9., 11. bis 13., 15. bis 17. und 19. Blöcke für jeweils 8 feste Stopfbits (R) bereitgestellt wird,
    daß der erste Teil (Z) der 20 Blöcke nacheinander für jeweils 6 Informationsbits (I), 1 mögliches Stopfbit (S) und 1 festes Stopfbit (R) bereitgestellt wird und
    daß der zweite Teil aller Blöcke für jeweils 96 Informations­bits (I) bereitgestellt wird.
     
    2. Verfahren nach Anspruch 1,
    dadurch gekennzeichnet,
    daß alle 5 Stopfinformationsbits (C) einer Reihe den Zustand logisch "O" erhalten, wenn statt des möglichen Stopfbits (S) ein Informationsbit (I) übertragen wird, und
    daß alle 5 Stopfinformationsbits (C) in einer Reihe den Zu­stand logisch "1" erhalten, wenn das mögliche Stopfbit (S) tat­sächlich ein Stopfbit ist.
     




    Zeichnung







    Recherchenbericht