DIGITAL-CONTROLLED VECTOR SIGNAL MODULATOR

Description

Field of the Invention

[0001] The present invention relates to a digital-controlled vector signal modulator, and more particularly, to a vector signal modulator directly controlled by digital signal without digital-to-analog signal conversion.

Background of the Invention

[0002] Electronic systems, such as communication systems and test instruments, use vector signal modulators to generate vector signals that meet the amplitude and phase requirement. In a vector signal modulator, a signal is separated to two signals with different phase degree, i.e., the in-phase (I) and quadrature (Q) signals, first. After then, the amplitudes of the in-phase (I) and quadrature (Q) are modulated, respectively, and finally combined together to generate a vector signal which amplitude and phase both meet requirement. For instance, when the I and Q channels (i.e. signal paths) of the modulator are calibrated to be equal in gain responses, a 45° degree vector signal is generated.

[0003] Conventional vector modulators utilize variable gain amplifiers (VGAs) to adjust the in-phase and the quadrature signals. However, these VGAs use analog signals to control the gain of the VGAs, and therefore digital-to-analog converters (DACs) are required. The need of DAC complicates the design of the vector signal modulator and increases production cost.

[0004] KR2011 0064892, US 5 317 290 A and Sowlati et al., "A 60-Ghz 10 144-Element Phased-Array Transceiver for Backhaul Application", IEEE Journal. of Solid-state Circuits, vol. 53, no. 12, December 2018, have proposed vector modulators using a digital-controlled switching/attenuation circuit. However, the circuit topology therein is different from the one proposed in the present invention.

Summary of the Invention

[0005] This in mind, the application aims at providing a vector modulator with low complexity, to reduce over disadvantages of the prior art.

[0006] This is achieved by a vector modulator according to claim 1. The dependent claims pertain to corresponding further developments and improvements.

Brief Description of the Drawings

[0007] 

FIG. 1 is a schematic diagram of a vector modulator according to an embodiment of the present invention.

FIG. 2 is a schematic diagram of a switching circuit according to an embodiment of the present invention.

FIG. 3 is a schematic diagram of a conduction status of the switching circuit of FIG. 2.

FIG. 4 is a schematic diagram of a switching circuit according to an embodiment of the present invention.

Detailed Description

[0008] The present invention proposes to realize a vector signal modulator directly from the digital control signal without DACs, saving time and the cost the device considerably.

[0009] FIG. 1 is a schematic diagram of a vector modulator 10 according to an embodiment of the present invention. The vector modulator 10 comprises a quadrature component generator 12, an in-phase amplifier I-Amp, a quadrature amplifier Q-Amp, a switching circuit 14 and a combining module 16. Note that, the vector modulator 10 does not include any digital-to-analog converter (DAC). Specifically, the quadrature component generator 12 receives an input radio frequency (RF) signal RF_in and generates an input in-phase signal I_i and an input quadrature signal Q_i according to the RF signal RF_in. The input in-phase signal I_i and the input quadrature signal Q_i have 90° phase difference. The in-phase amplifier I-Amp receives the input in-phase signal I_i and generates an intermediate in-phase signal I_m; the quadrature amplifier Q-Amp receives the input quadrature signal Q_i and generates the intermediate quadrature signal Q_m. The switching circuit 14 comprises a plurality of switches (which will be illustrated later on) and receives a plurality of bits B₁,...,B_N, where the bits B₁,...,B_N are configured to control an ON-OFF status of the plurality of switches. The switching circuit 14 is configured to adjust the input in-phase signal I_i to generate an output in-phase signal I_o, and to adjust the input quadrature signal Q_j to generate an output quadrature signal Q_o, according to the bits B₁,...,B_N. The combining module 16 is configured to combine the output in-phase signal I_o and the output quadrature signal Q_o to generate an output RF signal RF_out.

[0010] The signals RF_in, I_i, Q_i, I_m, Q_m, I_o, Q_o and RF_out may be voltage signals or current signals. In an embodiment, the signals RF_in, I_i, Q_i, I_m, Q_m, I_o, Q_o and RF_out are all differential signals, but not limited thereto. For example, as illustrated in FIG. 1, the RF signal RF_in/RF_out comprises a positive input/output RF signal RF_in+/RF_out+ and a negative input/output RF signal RF_in-/RF_out-, the input/intermediate/output in-phase signal I_i/I_m/I_o comprises a positive input/intermediate/output in-phase signal I_i+/I_m+/I_o+ and a negative input/intermediate/output in-phase signal I_j-/I_m-/I_o-, and the input/intermediate/output quadrature signal Q_i/Q_m/Q_o comprises a positive input/intermediate/output quadrature signal Q_i+/Q_m+/Q_o+ and a negative input/intermediate/output quadrature signal Q_i/Q_m-/Q_o-.

[0011] The in-phase amplifier I-Amp and the quadrature amplifier Q-Amp are full differential amplifiers. The in-phase amplifier I-Amp comprises a positive in-phase output terminal O_I+ and a negative in-phase output terminal O_I-. The quadrature amplifier Q-Amp comprises a positive quadrature output terminal O_Q+ and a negative quadrature output terminal O_Q-.

[0012] In this regard, the combining module 16 may comprise a first combining element CE+ and a second combining element CE-. The first combining element CE+ is configured to generate the positive output RF signal RF_out+ by combining the positive output in-phase signal I_o+ and the positive output quadrature signal Q_o+. The positive output RF signal RF_out+ may be expressed as RF_out+ = I_o+ + j* Qo+. The second combining element CE- is configured to generate the negative output RF signal RF_out+ by combining the negative output in-phase signal I_o- and the negative output quadrature signal Q_o-. The negative output RF signal RF_out- may be expressed as RF_out- = I_o- + j* Q_o-.

[0013] FIG. 2 is a schematic diagram of a switching circuit 24 according to an embodiment of the present invention. The switching circuit 24 is an embodiment of the switching circuit 14. The switching circuit 24 comprises a first in-phase switching sub-circuit SW_I+ and a first quadrature switching sub-circuit SW_Q+. The in-phase switching sub-circuit SW_I+ and the quadrature switching sub-circuit SW_Q+ have similar circuit structure.

[0014] The first in-phase switching sub-circuit SW_I+ comprises a first in-phase switching input terminal N_Iin+, a second in-phase switching input terminal N_Iin-, a first in-phase switching output terminal N_Iout+, a second in-phase switching output terminal N_Iout-, in-phase conducting switches S_I1+, S_I0+, S_I0-, S_I1- and in-phase diverting switches S_I1+', S_I0+', S_I1-', S_I0-'. The first in-phase switching input terminal N_Iin+ of the in-phase switching sub-circuit SW_I+ is coupled to the positive in-phase output terminal O_I+. The second in-phase switching input terminal N_Iin- of the in-phase switching sub-circuit SW_I+ is coupled to the negative in-phase output terminal O_I-. The in-phase conducting switches S_I1+, S_I0+, controlled by in-phase conducting bits B_I0, B_I1, are coupled between the first in-phase switching input terminal N_Iin+ and the first in-phase switching output terminal N_Iout+. The in-phase conducting switches S_I0-, S_I1-, also controlled by the in-phase conducting bits B_I0, B_I1, are coupled between the second in-phase switching input terminal N_Iin- and the second in-phase switching output terminal N_Iout-. The in-phase diverting switches S_I1+', S_I0+', controlled by in-phase diverting bits B_I0', B_I1', have one terminal coupled to the first in-phase switching input terminal N_Iin+ and have another terminal to receive a voltage VDD. The in-phase diverting switches S_I1-', S_I0-', also controlled by the in-phase diverting bits B_I0', B_I1', have one terminal coupled to the second in-phase switching input terminal N_Iin- and have another terminal to receive the voltage VDD. The in-phase diverting bits B_I0', B_I1' are complements of the in-phase conducting bits B_I0, B_I1.

[0015] The first quadrature switching sub-circuit SW_Q+ comprises a first quadrature switching input terminal N_Qin+, a second quadrature switching input terminal N_Qin-, a first quadrature switching output terminal N_Qout+, a second quadrature switching output terminal N_Qout-, quadrature conducting switches S_Q1+, S_Q0+, S_Q0-, S_Q1- and quadrature diverting switches S_Q1+', S_Q0+', S_Q1-', S_Q0-'. The first quadrature switching input terminal N_Qin+ of the quadrature switching sub-circuit SW_Q+ is coupled to the positive quadrature output terminal O_Q+. The second quadrature switching input terminal N_Qin- of the quadrature switching sub-circuit SW_Q+ is coupled to the negative quadrature output terminal O_Q-. The quadrature conducting switches S_Q1+, S_Q0+, controlled by quadrature conducting bits B_Q0, B_Q1, are coupled between the first quadrature switching input terminal N_Qin+ and the first quadrature switching output terminal N_Qout+. The quadrature conducting switches S_Q0-, S_Q1-, also controlled by the quadrature conducting bits B_Q0, B_Q1, are coupled between the second quadrature switching input terminal N_Qin- and the second quadrature switching output terminal N_Qout-. The quadrature diverting switches S_Q1+', S_Q0+', controlled by quadrature diverting bits B_Q0', B_Q1', have one terminal coupled to the first quadrature switching input terminal N_Qin+ and have another terminal to receive the voltage VDD. The quadrature diverting switches S_Q1-', S_Q0-', also controlled by the quadrature diverting bits B_Q0', B_Q1', have one terminal coupled to the second quadrature switching input terminal N_Qin- and have another terminal to receive the voltage VDD.

[0016] The conducting bits B_I0, B_I1, B_Q0, B_Q1 (or the diverting bits B_I0', B_I1', B_Q0', B_Q1') of the switching circuit 24 may be regarded as the bits B₁,...,B_N of the switching circuit 14. The diverting bits B_I0', B_I1', B_Q0', B_Q1' are complements of the conducting bits B_I0, B_I1, B_Q0, B_Q1. That is, B_I0' = 0 when B_I0 = 1 and B_I0' = 1 when B_l0 = 0, for instance.

[0017] Operations of the switching circuit 24 are described as follows. FIG. 3 is a schematic diagram of a conduction status of the switching circuit 24. Suppose that (B_I0, B_I1, B_Q0, B_Q1) is (1, 0, 1, 1), which means that the switches S_I0+, S_I0-, S_I1+', S_I1-', S_Q1+, S_Q0+, S_Q0-, S_Q1- are conducted (ON) and the switches S_I1+, S_I1-, S_I0+', S_I0-' , S_Q1+', S_Q0+', S_Q1-', S_Q0-' are cutoff (OFF). Suppose that an output current of the in-phase amplifier I-Amp is denoted as I_l and an output current of the quadrature amplifier Q-Amp is denoted as I_Q. Within the in-phase switching sub-circuit SW_I+, half of the output current I_l (i.e., 0.5I_l) would flow through the conducting switches S_I0+, S_I0- and another half of the output current I_l (i.e., 0.5I_l) would be diverted through the diverting switches S_I1+', S_I1-'. Current through the in-phase switching output terminals N_Iout+, N_Iout- would be 0.5 I_l. On the other hand, within the quadrature switching sub-circuit SW_Q+, all of the output current I_Q would flow through the conducting switches S_Q1+, S_Q0+, S_Q0-, S_Q1- and no current is diverted through the diverting switches S_Q1+', S_Q0+', S_Q1-', S_Q0-'. Current through the quadrature switching output terminals N_Qout+. N_Qout- would be I_Q. Therefore, the output RF signal RF_out would have a phase θ as tan^-1(|I_Q |/0.5|I_l|), where tan^-1(·) denotes an inverse of tangent function. Suppose that |I_Q | = |I_l|, meaning that the in-phase amplifier I-Amp and the quadrature amplifier Q-Amp produces the same output current, the phase difference θ is tan^-1(2).

[0018] In another perspective, the switching circuit 24 is controlled mainly by 4 bits, where 2 bits are used for controlling in-phase component (i.e., the output in-phase signal I_o) and 2 bits are used for quadrature component (i.e., the output quadrature signal Q_o), which is for illustrative purpose. In practice, the switching circuit 14 may be controlled by 2*M bits, where M bits are used for controlling/adjusting in-phase component and M bits are used for controlling/adjusting the quadrature component, and various values of the phase difference θ would be generated.

[0019] In the prior art, the vector modulator utilizes variable gain amplifier (VGA) to adjust the in-phase component and the quadrature component. However, the VGA needs an analog signal to control the gain of the VGA, and a DAC is required, which increases a circuit complexity since the DAC is complicated. In comparison, by utilizing the switching circuit of the present invention, the digital bits B₁,...,B_N (e.g., the conducting bits B_I0, B_I1, B_Q0, B_Q1 or the diverting bits B_I0', B_I1', B_Q0', B_Q1') can be directly used to control/adjust the in-phase component and the quadrature component, such that the complexity and the production cost brought by DAC may be spared.

[0020] Note that, the switching circuit 24 generates the phase difference θ only within a range between 0° and 90°, i.e., the first quadrant of a complex plane, and not limited thereto. The switching circuit of the present invention may generate the phase difference θ distributed over a range between 0° and 360°.

[0021] For example, FIG. 4 is a schematic diagram of a switching circuit 44 according to an embodiment of the present invention. The switching circuit 44 is similar to the switching circuit 24, and thus, the same denotations are applied. Different from the switching circuit 24, the switching circuit 44 further comprises a second in-phase switching sub-circuit SW_I- and a second quadrature switching sub-circuit SW_Q-, in addition to the first in-phase switching sub-circuit SW_I+ and the first quadrature switching sub-circuit SW_Q+. The in-phase switching sub-circuit SW_I- has the same circuit structure as the in-phase switching sub-circuit SW_I+, and the quadrature switching sub-circuit SW_Q- has the same circuit structure as the quadrature switching sub-circuit SW_Q+. Different from the switching sub-circuit SW_I+ and SW_Q+, a first in-phase switching input terminal N_Iin+ of the second in-phase switching sub-circuit SW_I- is coupled to the negative in-phase output terminal O_I-, a second in-phase switching input terminal N_Iin- of the second in-phase switching sub-circuit SW_I- is coupled to the positive in-phase output terminal O_I+, a first quadrature switching input terminal N_Qin+ of the second quadrature switching sub-circuit SW_Q- is coupled to the negative quadrature output terminal O_Q-, and a second quadrature switching input terminal N_Qin- of the second quadrature switching sub-circuit SW_Q- is coupled to the positive quadrature output terminal O_Q+.

[0022] In other words, a current direction of the current flowing through the second in-phase switching sub-circuit SW_I- would be opposite to a current direction of the current flowing through the first in-phase switching sub-circuit SW_I+, and a current direction of the current flowing through the second quadrature switching sub-circuit SW_Q- would be opposite to a current direction of the current flowing through the first quadrature switching sub-circuit SW_Q+.

[0023] When the sub-circuits SW_I- and SW_Q+ are enabled, the switching circuit 44 is able to generate the phase difference θ within a range between 90° and 180°, i.e., the second quadrant. When the sub-circuits SW_I- and SW_Q- are enabled, the switching circuit 44 is able to generate the phase difference θ within a range between 180° and 270°, i.e., the third quadrant. When the sub-circuits SW_I+ and SW_Q- are enabled, the switching circuit 44 is able to generate the phase difference θ within a range between 270° and 360°, i.e., the fourth quadrant. Therefore, the switching circuit 44 is able to generate the phase difference θ distributed over the range between 0° and 360°.

[0024] In summary, the vector modulator utilizes the switching circuit comprising the plurality of switches and controlled by the plurality of bits to control/adjust the in-phase component and the quadrature component, such that the complexity and the production cost brought by DAC may be spared.

Claims

1. A vector modulator, characterized by, comprising:

a quadrature component generator (12), configured to generate an input in-phase signal (I_i) and an input quadrature signal (Q_i) derived from an input radio frequency (RF) signal (RF_in);

a switching circuit (14, 24), receiving a plurality of bits (B₁,...,B_N), comprising a plurality of switches controlled by the plurality of bits, configured to generate an output in-phase signal (I_o) and an output quadrature signal (Q_o) according to the plurality of bits (B₁,...,B_N), where the output in-phase signal (I_o) and the output quadrature signal (Q_o) are derived from the input in-phase signal (I_i) and the input quadrature signal (O_i), respectively; and

a combining module (16), configured to generate an output RF signal (RF_out) combining the output in-phase signal (I_o) and the output quadrature signal (Q_o);

wherein the switching circuit (24) comprises:

a switching input terminal (N_Iin+), coupled to the quadrature component generator (12);

a switching output terminal (N_Iout+), coupled to the combining module (16);

a plurality of conducting switches (S_I1+, S_I0+), coupled between the switching input terminal and the switching output terminal, controlled by a plurality of conducting bits within the plurality of bits, wherein a plurality of first ends of the plurality of conducting switches (S_It+, S_I0+) are electrically and directly connected to the switching input terminal (N_Iin+), and a plurality of second ends of the plurality of conducting switches (S_I1+, S_I0+) are electrically and directly connected to the switching output terminal (N_Iout+); and

a plurality of diverting switches (S_I1+', S_I0+'), coupled to the switching input terminal and receiving a voltage (VDD), controlled by a plurality of diverting bits within the plurality of bits, wherein the plurality of diverting bits are complements of the plurality of conducting bits, a plurality of first ends of the plurality of diverting switches (S_I1+', S_I0+') are electrically and directly connected to the switching input terminal (N_lin+), and a plurality of second ends of the plurality of diverting switches (S_I1+', S_I0+') receive the voltage (VDD).

2. The vector modulator of claim 1, characterized by, further comprising

an in-phase amplifier (I-Amp), coupled between the quadrature component generator (12) and the switching circuit (14), configured to receive the input in-phase signal (I_i) and output an intermediate in-phase signal (I_m); and

a quadrature amplifier (Q-Amp), coupled between the quadrature component generator (12) and the switching circuit (14), configured to receive the input quadrature signal (Q_i) and output an intermediate quadrature signal (Q_m).

3. The vector modulator of claim 2, characterized in that,

the input in-phase signal (I_i) comprises a first input in-phase signal (I_i+) and a second input in-phase signal (I_i-);

the input quadrature signal (Q_i) comprises a first input quadrature signal (Q_i+) and a second input quadrature signal (Q_i-);

the in-phase amplifier comprises a first in-phase output terminal (O_I+) and a second in-phase output terminal (O_I-);

the quadrature amplifier comprises a first quadrature output terminal (O_Q+) and a second quadrature output terminal(O_Q+);

the intermediate in-phase signal (I_m) comprises a first intermediate in-phase signal (I_m+) and a negative intermediate in-phase signal (I_m-);

the intermediate quadrature signal (Q_m) comprises a first intermediate quadrature signal (Q_m+) and a negative intermediate quadrature signal (Qm-);

the output in-phase signal (I_o) comprises a first output in-phase signal (I_o+) and a second output in-phase signal (I_o-);

the output quadrature signal (Q_o) comprises a first output quadrature signal (Q_o+) and a second output quadrature signal (Q_o-);

the output RF signal (RF_out) comprises a first output RF signal (RF_out+) and a second output RF signal (RF_out-);

the combining module comprises:

a first combining element, configured to generate the first output RF signal (RF_out+) combining the first output in-phase signal (I_o+) and the first output quadrature signal (Q_o+); and

a second combining element, configured to generate the second output RF signal (RF_out-) combining the second output in-phase signal (I_o-) and the second output quadrature signal (Q_o-).

4. The vector modulator of claim 3, characterized in that, the switching circuit (24) comprises:

a first in-phase switching sub-circuit (SW_I+), comprising:

a first in-phase switching input terminal (N_Iin+), coupled to the first in-phase output terminal of the in-phase amplifier;

a second in-phase switching input terminal (N_Iin-), coupled to the second in-phase output terminal of the in-phase amplifier;

a first in-phase switching output terminal (N_Iout+);

a second in-phase switching output terminal (N_Iout-);

a plurality of first in-phase conducting switches (S_I1+, S_I0+), coupled between the first in-phase switching input terminal (N_Iin+) and the first in-phase switching output terminal (N_Iout+), controlled by a plurality of in-phase conducting bits (B_I0, B_I1) within the plurality of bits; and

a plurality of second in-phase conducting switches (S_I0-, S_I1-), coupled between the second in-phase switching input terminal (N_Iin-) and the second in-phase switching output terminal (N_Iin-), controlled by the plurality of in-phase conducting bits (B_I0, B_l1) within the plurality of bits;

a plurality of first in-phase diverting switches (S_I1+', S_I0+'), coupled to the first in-phase switching input terminal (N_Iin+) and receiving a voltage (VDD), controlled by a plurality of in-phase diverting bits (B_I0', B_I1') within the plurality of bits, wherein the plurality of in-phase diverting bits (B_I0', B_I1') are complements of the plurality of in-phase conducting bits (B_I0, B_I1); and

a plurality of second in-phase diverting switches(S_I1-', S_I0-'), coupled to the second in-phase switching input terminal (N_Iin-) and receiving the voltage (VDD), controlled by the plurality of in-phase diverting bits (B_I0', B_I1'); and

a first quadrature switching sub-circuit (SW_Q+), comprising:

a first quadrature switching input terminal (N_Qin+), coupled to the first quadrature output terminal of the quadrature amplifier;

a second quadrature switching input terminal (N_Qin-). coupled to the second quadrature output terminal of the quadrature amplifier;

a first quadrature switching output terminal (N_Qout+);

a second quadrature switching output terminal (N_Qout+);

a plurality of first quadrature conducting switches (S_Q1+, S_Q0+), coupled between the first quadrature switching input terminal (N_Qin+) and the first quadrature switching output terminal (N_Qout+), controlled by a plurality of quadrature conducting bits (B_Q0, B_Q1) within the plurality of bits;

a plurality of second quadrature conducting switches (S_Q1-, S_Q0-), coupled between the second quadrature switching input terminal (N_Qin-) and the second quadrature switching output terminal (N_Qout-), controlled by the plurality of quadrature conducting bits (B_Q0, B_Q1) within the plurality of bits;

a plurality of first quadrature diverting switches (S_Q1+', S_Q0+'), coupled to the first quadrature switching input terminal (N_Qin+) and receiving the voltage (VDD), controlled by a plurality of quadrature diverting bits (B_Q0', B_Q1') within the plurality of bits, wherein the plurality of quadrature diverting bits are complements of the plurality of first quadrature conducting bits; and

a plurality of second quadrature diverting switches (S_Q1-', S_Q0-'), coupled to the second quadrature switching input terminal (N_Qin-) and receiving the voltage (VDD), controlled by the plurality of quadrature diverting bits (B_Q0', B_Q1').

5. The vector modulator of claim 4, characterized in that, the switching circuit (14) comprises:

a second in-phase switching sub-circuit (SW_I-), comprising:

a first in-phase switching input terminal (N_Iin+), coupled to the second in-phase output terminal of the in-phase amplifier;

a second in-phase switching input terminal (N_Iin-), coupled to the first in-phase output terminal of the in-phase amplifier;

a first in-phase switching output terminal (N_Iout+);

a second in-phase switching output terminal (N_Iout-);

a plurality of first in-phase conducting switches (S_I1+, S_I0+), coupled between the first in-phase switching input terminal (N_Iin+) and the first in-phase switching output terminal (N_Iout+), controlled by a plurality of in-phase conducting bits (B_I0, B_I1) within the plurality of bits; and

a plurality of second in-phase conducting switches (S_I0-, S_I1-), coupled between the second in-phase switching input terminal (N_Iin-) and the second in-phase switching output terminal (N_Iin-). controlled by the plurality of in-phase conducting bits (B_I0, B_I1) within the plurality of bits;

a plurality of first in-phase diverting switches(S_I1+', S_I0+'), coupled to the first in-phase switching input terminal (N_Iin+) and receiving the voltage (VDD), controlled by a plurality of in-phase diverting bits (B_I0', B_I1') within the plurality of bits, wherein the plurality of first in-phase diverting bits (B_I0', B_I1') are complements of the plurality of in-phase conducting bits (B_I0, B_I1); and

a plurality of second in-phase diverting switches(S_I1-', S_I0-'), coupled to the second in-phase switching input terminal (N_Iin-) and receiving the voltage (VDD), controlled by the plurality of in-phase diverting bits (B_I0', B_I1'); and

a second quadrature switching sub-circuit (SW_Q-), comprising:

a first quadrature switching input terminal (N_Qin+), coupled to the second quadrature output terminal of the quadrature amplifier;

a second quadrature switching input terminal (N_Qin-), coupled to the first quadrature output terminal of the quadrature amplifier;

a first quadrature switching output terminal (N_Qout+);

a second quadrature switching output terminal (N_Qout+);

a plurality of first quadrature conducting switches (S_Q1+, S_Q0+), coupled between the first quadrature switching input terminal (N_Qin+) and the first quadrature switching output terminal (N_Qout+), controlled by a plurality of quadrature conducting bits (B_Q0, B_Q1) within the plurality of bits;

a plurality of second quadrature conducting switches (S_Q1-, S_Q0-). coupled between the second quadrature switching input terminal (N_Qin-) and the second quadrature switching output terminal (N_Qout-), controlled by the plurality of quadrature conducting bits (B_Q0, B_Q1) within the plurality of bits;

a plurality of first quadrature diverting switches (S_Q1+' S_Q0+'), coupled to the first quadrature switching input terminal (N_Qin+) and receiving the voltage (VDD), controlled by a plurality of quadrature diverting bits (B_Q0', B_Q1') within the plurality of bits, wherein the plurality of first quadrature diverting bits are complements of the plurality of first quadrature conducting bits; and

a plurality of second quadrature diverting switches (S_Q1-', S_Q0-'), coupled to the second quadrature switching input terminal (N_Qin-) and receiving the voltage (VDD), controlled by the plurality of quadrature diverting bits (B_Q0', B_Q1').

Ansprüche

1. Vektormodulator, dadurch gekennzeichnet, dass er umfasst:

einen Quadraturkomponentengenerator (12), der konfiguriert ist, ein In-Phase-Eingangssignal (I_i) und ein Quadratur-Eingangssignal (Qi) zu erzeugen, die von einem Hochfrequenz-(HF)-Eingangssignal (RFin) abgeleitet sind;

einen Schaltkreis (14, 24), der mehrere Bits (B₁, ..., B_N) empfängt, und der mehrere Schalter umfasst, die durch die mehreren Bits gesteuert werden, und der konfiguriert ist, ein In-Phase-Ausgangssignal (I_o) und ein quadratisches Ausgangssignal (Q_o) entsprechend den mehreren Bits (B₁, ..., B_N) zu erzeugen, wobei das In-Phase-Ausgangssignal (I_o) und das quadratische Ausgangssignal (Q_o) von dem In-Phase-Eingangssignal (I_i) bzw. dem quadratischen Eingangssignal (Qi) abgeleitet werden; und

ein Kombinationsmodul (16), das konfiguriert ist, ein Ausgangs-HF-Signal (RF_out) zu erzeugen, das das Ausgangs-Phasensignal (I_o) und das Ausgangs-Quadratursignal (Q_o) kombiniert;

worin der Schaltkreis (24) umfasst:

einen Schalteingangsanschluss (N_Iin+), der mit dem Quadraturkomponentengenerator (12) gekoppelt ist;

einen Schaltausgangsanschluss (N_Iout+), der mit dem Kombinationsmodul (16) verbunden ist;

mehrere leitende Schalter (Sn+, Sio+), die zwischen dem Schalteingangsanschluss und dem Schaltausgangsanschluss gekoppelt sind und durch mehrere leitende Bits innerhalb der mehreren Bits gesteuert werden, wobei mehrere erste Enden der mehreren leitenden Schalter (S_I1+, S_I0+) elektrisch und direkt mit dem Schalteingangsanschluss (N_Iin+) verbunden sind und mehrere zweite Enden der mehreren leitenden Schalter (S_I1+, S_I0+) elektrisch und direkt mit dem Schaltausgangsanschluss (N_Iout+) verbunden sind; und

mehrere Ablenkungsschalter (S_I1+', S_I0+'), die mit dem Schalteingangsanschluss gekoppelt sind und eine Spannung (VDD) empfangen, die durch mehrere Ablenkungsbits innerhalb der mehreren Bits gesteuert wird, wobei die mehreren Ablenkungsbits Komplemente der mehreren leitenden Bits sind, worin mehrere erste Enden der mehreren Ablenkungsschalter (S_I1+', S_I0+')elektrisch und direkt mit dem Schalteingangsanschluss (N_Iin+) verbunden sind, und mehrere zweite Enden der mehreren Ablenkungsschalter (S_I1+', S_I0+') die Spannung (VDD) empfangen.

2. Vektormodulator nach Anspruch 1, dadurch gekennzeichnet, dass er ferner umfasst:

einen In-Phase-Verstärker (I-Amp), der zwischen dem Quadraturkomponentengenerator (12) und dem Schaltkreis (14) gekoppelt ist und konfiguriert ist, das In-Phase-Eingangssignal (I_i) zu empfangen und ein In-Phase-Zwischensignal (I_m) auszugeben; und

einen Quadraturverstärker (Q-Amp), der zwischen den Quadraturkomponentengenerator (12) und den Schaltkreis (14) geschaltet ist und konfiguriert ist, das Eingangs-Quadratursignal (Qi) zu empfangen und ein Zwischen-Quadratursignal (Q_m) auszugeben.

3. Vektormodulator nach Anspruch 2, dadurch gekennzeichnet, dass,

das phasengleiche Eingangssignal (I_i) ein erstes phasengleiches Eingangssignal (I_i+) und ein zweites phasengleiches Eingangssignal (I_i-) umfasst;

das Eingangs-Quadratursignal (Qi) ein erstes Eingangs-Quadratursignal (Qi+) und ein zweites Eingangs-Quadratursignal (Q_i-) umfasst;

der In-Phase-Verstärker einen ersten In-Phase-Ausgangsanschluss (O_I+) und einen zweiten In-Phase-Ausgangsanschluss (O_I-) umfasst;

der Quadraturverstärker einen ersten Quadraturausgangsanschluss (O_Q+) und einen zweiten Quadraturausgangsanschluss (O_Q+) umfasst;

das phasengleiche Zwischensignal (I_m) ein erstes phasengleiches Zwischensignal (I_m+) und ein negatives phasengleiches Zwischensignal (I_m-) umfasst;

das Zwischen-Quadratursignal (Q_m) ein erstes Zwischen-Quadratursignal (Q_m+) und ein negatives Zwischen-Quadratursignal (Q_m-) umfasst;

das phasengleiche Ausgangssignal (I_o) ein erstes phasengleiches Ausgangssignal (I_o+) und ein zweites phasengleiches Ausgangssignal (I_o) umfasst;

das Ausgangs-Quadratursignal (Q_o) ein erstes Ausgangs-Quadratursignal (Q_o+) und ein zweites Ausgangs-Quadratursignal (Q_o-) umfasst;

das HF-Ausgangssignal (RF_out) ein erstes HF-Ausgangssignal (RF_out+) und ein zweites HF-Ausgangssignal (RF_out-) umfasst;

das Kombinationsmodul umfasst:

ein erstes Kombinierelement, das konfiguriert ist, das erste Ausgangs-HF-Signal (RF_out+) zu erzeugen, indem es das erste In-Phase-Ausgangssignal (I_o+) und das erste Quadratur-Ausgangssignal (Q_o+) kombiniert; und

ein zweites Kombinierelement, das konfiguriert ist, das zweite Ausgangs-HF-Signal (RF_out-) zu erzeugen, das das zweite Ausgangs-Phasensignal (I_o) und das zweite Ausgangs-Quadratursignal (Q_o) kombiniert.

4. Vektor-Modulator nach Anspruch 3, dadurch gekennzeichnet, dass der Schaltkreis (24) umfasst:
einen ersten In-Phase-Schaltteilkreis (SWi+), der umfasst:

einen ersten In-Phase-Schalteingangsanschluss (N_Iin+), der mit dem ersten In-Phase-Ausgangsanschluss des In-Phase-Verstärkers gekoppelt ist;

einen zweiten In-Phase-Schalteingangsanschluss (N_Iin-), der mit dem zweiten In-Phase-Ausgangsanschluss des In-Phase-Verstärkers verbunden ist;

einen ersten In-Phase-Schaltausgangsanschluss (N_Iout+);

einen zweiten In-Phase-Schaltausgangsanschluss (N_Iout-);

mehrere erste phasenleitende Schalter (S_I1+, Sio+), die zwischen dem ersten In-Phase-Schalteingangsanschluss (N_Iin+) und den ersten In-Phase-Ausgangsanschluss (N_Iout+) gekoppelt sind, gesteuert durch mehrere phasenleitende Bits (B_I0, B_I1) innerhalb der mehreren Bits; und

mehrere zweite phasenleitende Schalter (Sio-, S_I1-), die zwischen den zweiten phasenleitenden Schalteingangsanschluss (N_Iin-) und den zweiten phasenleitenden Ausgangsanschluss (N_Iin-) gekoppelt sind und von den mehreren phasenleitenden Bits (B_I0, B_I1) innerhalb der mehreren Bits gesteuert werden;

mehrere erste phasenumleitende Schalter (S_I1+', S_I0+'), die mit dem ersten In-Phase-Schalteingangsanschluss (N_Iin+) gekoppelt sind und eine Spannung (VDD) empfangen, die durch mehrere phasenumleitende Bits (B_I0', B_I1') innerhalb der mehreren Bits gesteuert wird, wobei die mehreren phasenumleitenden Bits (B_I0', B_I1') Komplemente der mehrere phasenleitenden Bits (B_I0, B_I1) sind; und

mehrere zweite phasenumlenkende Schalter (S_I1-', S_I0-'), die mit dem zweiten phasenumschaltenden Eingangsanschluss (N_Iin-) gekoppelt sind und die Spannung (VDD) empfangen, die durch die mehreren phasenumlenkenden Bits (B_I0', B_I1') gesteuert wird; und

eine erste Quadraturschalt-Teilschaltung (SW_Q+), die umfasst:

einen ersten Quadraturschalteingangsanschluss (N_Qin+), der mit dem ersten Quadraturausgangsanschluss des Quadraturverstärkers gekoppelt ist;

einen zweiten Quadraturschalteingangsanschluss (N_Qin-), der mit dem zweiten Quadraturausgangsanschluss des Quadraturverstärkers gekoppelt ist;

einen ersten Quadratur-Schaltausgangsanschluss (N_Qout+);

einen zweiten Quadratur-Schaltausgangsanschluss (N_Qout+);

mehrere erste Quadraturleitschalter (S_Q1+, S_Q0+), die zwischen dem ersten Quadraturschalteingangsanschluss (N_Qin+) und dem ersten Quadraturschaltausgangsanschluss (N_Qout+) gekoppelt sind, gesteuert durch mehrere Quadraturleitbits (B_Q0, B_Q1) innerhalb der mehrere Bits;

mehrere zweite Quadraturleitungsschaltern (S_Q1-, S_Q0-), die zwischen dem zweiten Quadraturschalteingangsanschluss (N_Qin-) und dem zweiten Quadraturschaltausgangsanschluss (N_Qout-) gekoppelt sind und durch die mehreren Quadraturleitungsbits (B_Q0, B_Q1) innerhalb der mehreren Bits gesteuert werden;

mehrere erste Quadraturumlenkungsschalter (S_Q1+'), S_Q0+'), die mit dem ersten Quadraturschalteingangsanschluss (N_Qin+) gekoppelt sind und die Spannung (VDD) empfangen und durch mehrere Quadraturumlenkungsbits (B_Q0', B_Q1') innerhalb der mehrere Bits gesteuert werden, wobei die mehreren Quadraturumlenkungsbits Komplemente der mehreren ersten Quadraturleitungsbits sind; und

mehrere zweite Quadraturumlenkungsschaltern (S_Q1-', S_Q0-_'), die mit dem zweiten Quadraturschalteingangsanschluss (N_Qin-) gekoppelt sind und die Spannung (VDD) empfangen, die durch die mehreren Quadraturumlenkungsbits (B_Q0', B_Q1') gesteuert wird.

5. Vektor-Modulator nach Anspruch 4, dadurch gekennzeichnet, dass der Schaltkreis (14) umfasst:
einen zweiten In-Phase-Schaltteilkreis (SW_I-), der umfasst:

einen ersten In-Phase-Schalteingangsanschluss (N_Iin+), der mit dem zweiten In-Phase-Ausgangsanschluss des In-Phase-Verstärkers gekoppelt ist;

einen zweiten In-Phase-Schalteingangsanschluss (N_Iin-), der mit dem ersten In-Phase-Ausgangsanschluss des In-Phase-Verstärkers verbunden ist;

einen ersten In-Phase-Schaltausgangsanschluss (N_Iout+);

einen zweiten In-Phase-Schaltausgangsanschluss (N_Iout-);

mehrere erste phasenleitende Schalter (S_I1+, Sio+), die zwischen den ersten phasenleitenden Eingangsanschluss (N_Iin+) und den ersten phasenleitenden Ausgangsanschluss (N_Iout+) gekoppelt sind, gesteuert durch mehrere phasenleitende Bits (B_I0, B_I1) innerhalb der mehreren Bits; und

mehrere zweite phasenleitende Schalter (Sio-, S_I1-), die zwischen den zweiten phasenleitenden Schalteingangsanschluss (N_Iin-) und den zweiten phasenleitenden Ausgangsanschluss (N_Iin-) gekoppelt sind und von den mehreren phasenleitenden Bits (BI0, BI1) innerhalb der mehreren Bits gesteuert werden;

mehrere erste phasenumlenkende Schalter (S_I1+', S_I0+'), die mit dem ersten phasenumschaltenden Eingangsanschluss (N_Iin+) gekoppelt sind und die Spannung (VDD) empfangen, gesteuert durch mehrere phasenumlenkende Bits (B_I0', B_I1') innerhalb der mehreren Bits, wobei die mehreren ersten phasenumlenkenden Bits (B_I0', B_I1') Komplemente der mehreren phasenleitenden Bits (B_I0, B_I1) sind; und

mehreren zweite phasenumlenkende Schalter (S_I1-', S_I0-'), die mit dem zweiten phasenumschaltenden Eingangsanschluss (N_Iin-) gekoppelt sind und die Spannung (VDD) empfangen, die durch die mehreren phasenumlenkenden Bits (B_I0', B_I1') gesteuert werden; und

eine zweite Quadraturschalt-Teilschaltung (SW_Q-), die umfasst:

einen ersten Quadraturschalteingangsanschluss (N_Qin+), der mit dem zweiten Quadraturausgangsanschluss des Quadraturverstärkers gekoppelt ist;

einen zweiten Quadraturschalteingangsanschluss (N_Qin-), der mit dem ersten Quadraturausgangsanschluss des Quadraturverstärkers gekoppelt ist;

einen ersten Quadratur-Schaltausgangsanschluss (N_Qout+);

einen zweiten Quadratur-Schaltausgangsanschluss (N_Qout+);

mehrere erste Quadraturleitschalter (S_Q1+, S_Q0+), die zwischen dem ersten Quadraturschalteingangsanschluss (N_Qin+) und dem ersten Quadraturschaltausgangsanschluss (N_Qout+) gekoppelt sind, gesteuert durch mehrere Quadraturleitbits (B_Q0, B_Q1) innerhalb der mehreren Bits;

mehrere zweite Quadraturleitungsschalter (S_Q1-, S_Q0-), die zwischen dem zweiten Quadraturschalteingangsanschluss (N_Qin-) und dem zweiten Quadraturschaltausgangsanschluss (N_Qout-) gekoppelt sind und durch die mehreren Quadraturleitungsbits (B_Q0, B_Q1) innerhalb der mehreren Bits gesteuert werden;

mehrere erste Quadraturumlenkungsschalter (S_Q1+'), S_Q0+'), die mit dem ersten Quadraturschalteingangsanschluss (N_Qin+) gekoppelt sind und die Spannung (VDD) empfangen und durch mehrere Quadraturumlenkungsbits (B_Q0', B_Q1') innerhalb der mehreren Bits gesteuert werden, wobei die mehreren ersten Quadraturumlenkungsbits Komplemente der mehreren ersten Quadraturleitbits sind; und

mehrere zweite Quadraturumlenkungsschalter (S_Q1-', S_Q0-'), die mit dem zweiten Quadraturschalteingangsanschluss (N_Qin-) gekoppelt sind und die Spannung (VDD) empfangen, die durch die Mehrzahl von Quadraturumlenkungsbits (B_Q0', B_Q1') gesteuert wird.

Revendications

1. Modulateur vectoriel, caractérisé en ce qu'il comprend:

un générateur de composantes en quadrature (12), configuré pour générer un signal en phase d'entrée (I_i) et un signal d'entrée en quadrature (Qi) dérivés d'un signal d'entrée radiofréquence (RF) (RF_in);

un circuit de commutation (14, 24), recevant une pluralité de bits (B₁, ..., B_N), comprenant une pluralité de commutateurs commandés par la pluralité de bits, configuré pour générer un signal en phase de sortie (I_ο) et un signal en quadrature de sortie (Q_o) selon la pluralité de bits (B₁, ..., B_N), où le signal en phase de sortie (I_ο) et le signal en quadrature de sortie (Q_o) sont dérivés du signal en phase d'entrée (I_i) et du signal en quadrature d'entrée (Qi) respectivement; et

un module de combinaison (16), configuré pour générer un signal RF de sortie (RF_out) combinant le signal en phase de sortie (I_ο) et le signal en quadrature de sortie (Qo);

dans lequel le circuit de commutation (24) comprend:

une borne d'entrée de commutation (N_Iin+), couplée au générateur de composantes en quadrature (12);

une borne de sortie de commutation (N_Iout+), couplée au module de combinaison (16);

une pluralité de commutateurs conducteurs (S_I1+, S_I0+), couplés entre la borne d'entrée de commutation et la borne de sortie de commutation, commandés par une pluralité de bits conducteurs dans la pluralité de bits, dans laquelle une pluralité de premières extrémités de la pluralité de commutateurs conducteurs (S_I1+, Sio+) sont électriquement et directement connectées à la borne d'entrée de commutation (N_Iin+), et une pluralité de secondes extrémités de la pluralité de commutateurs conducteurs (S_I1+, S_I0+) sont électriquement et directement connectées à la borne de sortie de commutation (Niout+); et

une pluralité de commutateurs de déviation (S_I1+', S_I0+'), couplés à la borne d'entrée de commutation et recevant une tension (VDD), commandés par une pluralité de bits de déviation dans la pluralité de bits, dans laquelle la pluralité de bits de déviation sont des compléments de la pluralité de bits conducteurs, une pluralité de premières extrémités de la pluralité de commutateurs de déviation (S_I1+', S_I0+') sont électriquement et directement connectées à la borne d'entrée de commutation (N_Iin+), et une pluralité de secondes extrémités de la pluralité de commutateurs de déviation (S_I1+', S_I0+')reçoivent la tension (VDD).

2. Modulateur vectoriel de la revendication 1, caractérisé par, comprenant en outre

un amplificateur en phase (I-Amp), couplé entre le générateur de composantes en quadrature (12) et le circuit de commutation (14), configuré pour recevoir le signal en phase d'entrée (I_i) et sortir un signal en phase intermédiaire (I_m); et

un amplificateur en quadrature (Q-Amp), couplé entre le générateur de composantes en quadrature (12) et le circuit de commutation (14), configuré pour recevoir le signal en quadrature d'entrée (Qi) et sortir un signal en quadrature intermédiaire (Qm).

3. Modulateur vectoriel de la revendication 2, caractérisé en ce que,

le signal en phase d'entrée (I_i) comprend un premier signal en phase d'entrée (I_i+) et un second signal en phase d'entrée (I_i-);

le signal en quadrature d'entrée (Qi) comprend un premier signal en quadrature d'entrée (Qi+) et un second signal en quadrature d'entrée (Qi-);

l'amplificateur en phase comprend une première borne de sortie en phase (O_I+) et une seconde borne de sortie en phase (O_I-);

l'amplificateur en quadrature comprend une première borne de sortie en quadrature (O_Q+) et une seconde borne de sortie en quadrature (O_Q-),

le signal en phase intermédiaire (I_m) comprend un premier signal en phase intermédiaire (I_m+) et un signal en phase intermédiaire négatif (I_m-);

le signal de quadrature intermédiaire (Q_m) comprend un premier signal de quadrature intermédiaire (Q_m+) et un signal de quadrature intermédiaire négatif (Q_m-);

le signal en phase de sortie (Io) comprend un premier signal en phase de sortie (I_o+) et un second signal en phase de sortie (I_o-);

le signal en quadrature de sortie (Q_o) comprend un premier signal en quadrature de sortie (Q_o+) et un second signal en quadrature de sortie (Q_o-);

le signal RF de sortie (RF_out) comprend un premier signal RF de sortie (RFout+) et un second signal RF de sortie (RF_out-);

le module de combinaison comprend:

un premier élément de combinaison, configuré pour générer le premier signal RF de sortie (RF_out+) combinant le premier signal de sortie en phase (I_o+) et le premier signal de sortie en quadrature (Q_o+); et

un deuxième élément de combinaison, configuré pour générer le deuxième signal RF de sortie (RF_out-) combinant le deuxième signal de sortie en phase (I_ο-) et le deuxième signal de sortie en quadrature (Q_o-).

4. Modulateur vectoriel de la revendication 3, caractérisé en ce que, le circuit de commutation (24) comprend:
un premier sous-circuit de commutation en phase (SW_I+), comprenant:

une première borne d'entrée de commutation en phase (N_Iin+), couplée à la première borne de sortie en phase de l'amplificateur en phase;

une deuxième borne d'entrée de commutation en phase (N_Iin-), couplée à la deuxième borne de sortie en phase de l'amplificateur en phase;

une première borne de sortie de commutation en phase (N_Iout+);

une seconde borne de sortie de commutation en phase (N_Iout-);

une pluralité de premiers commutateurs conducteurs en phase (S_I1+, Sio+), couplés entre la première borne d'entrée de commutation en phase (N_Iin+) et la première borne de sortie de commutation en phase (N_Iout+), commandés par une pluralité de bits conducteurs en phase (B_I0, B_I1) dans la pluralité de bits; et

une pluralité de seconds commutateurs conducteurs en phase (Sio-, S_I1-), couplés entre la seconde borne d'entrée de commutation en phase (N_Iin-) et la seconde borne de sortie de commutation en phase (N_Iin-), commandés par la pluralité de bits conducteurs en phase (B_I0, B_I1) dans la pluralité de bits;

une pluralité de premiers commutateurs de déviation en phase (S_I1+', S_I0+'), couplés à la première borne d'entrée de commutation en phase (N_Iin+) et recevant une tension (VDD), commandés par une pluralité de bits de déviation en phase (B_I0', B_I1') dans la pluralité de bits, dans lesquels la pluralité de bits de déviation en phase (B_I0', B_I1') sont des compléments de la pluralité de bits de conduction en phase (B_I0, B_I1); et

une pluralité de seconds commutateurs de déviation en phase (S_I1-', S_I0-'), couplés à la seconde borne d'entrée de commutation en phase (N_Iin-) et recevant la tension (VDD), commandée par la pluralité de bits de déviation en phase (B_I0', B_I1'); et

un premier sous-circuit de commutation en quadrature (SW_Q+), comprenant:

une première borne d'entrée de commutation en quadrature (N_Qin+), couplée à la première borne de sortie en quadrature de l'amplificateur en quadrature;

une deuxième borne d'entrée de commutation en quadrature (N_Qin-), couplée à la deuxième borne de sortie en quadrature de l'amplificateur en quadrature;

une première borne de sortie de commutation en quadrature (N_Qout+);

une seconde borne de sortie de commutation en quadrature (N_Qout+);

une pluralité de premiers commutateurs conducteurs en quadrature (S_Q1+, S_Q0+), couplés entre la première borne d'entrée de commutation en quadrature (N_Qin+) et la première borne de sortie de commutation en quadrature (N_Qout+), commandés par une pluralité de bits conducteurs en quadrature (B_Q0, B_Q1) dans la pluralité de bits;

une pluralité de seconds commutateurs conducteurs en quadrature (S_Q1-, S_Q0-'), couplés entre la seconde borne d'entrée de commutation en quadrature (N_Qin-) et la seconde borne de sortie de commutation en quadrature (N_Qout-), commandés par la pluralité de bits conducteurs en quadrature (B_Q0, B_Q1) dans la pluralité de bits;

une pluralité de premiers commutateurs de déviation en quadrature (S_Q1+'), S_Q0+'), couplés à la première borne d'entrée de commutation en quadrature (N_Qin+) et recevant la tension (VDD), commandés par une pluralité de bits de déviation en quadrature (B_Q0', B_Q1') dans la pluralité de bits, dans lesquels la pluralité de bits de déviation en quadrature sont des compléments de la pluralité de premiers bits conducteurs en quadrature; et

une pluralité de seconds commutateurs de déviation en quadrature (S_Q1-', S_Q0-'), couplés à la seconde borne d'entrée de commutation en quadrature (N_Qin-) et recevant la tension (VDD), commandée par la pluralité de bits de déviation en quadrature (B_Q0', B_Q1').

5. Modulateur vectoriel de la revendication 4, caractérisé en ce que, le circuit de commutation (14) comprend:
un deuxième sous-circuit de commutation en phase (SW_I-), comprenant:

une première borne d'entrée de commutation en phase (N_Iin+), couplée à la deuxième borne de sortie en phase de l'amplificateur en phase;

une deuxième borne d'entrée de commutation en phase (N_Iin-), couplée à la première borne de sortie en phase de l'amplificateur en phase;

une première borne de sortie de commutation en phase (N_Iout+);

une seconde borne de sortie de commutation en phase (N_Iout-);

une pluralité de premiers commutateurs conducteurs en phase (S_I1+, S_I0+), couplés entre la première borne d'entrée de commutation en phase (N_Iin+) et la première borne de sortie de commutation en phase (N_Iout+), commandés par une pluralité de bits conducteurs en phase (B_I0, B_I1) dans la pluralité de bits; et

une pluralité de seconds commutateurs conducteurs en phase (Sio-, S_I1-), couplés entre la seconde borne d'entrée de commutation en phase (N_Iin-) et la seconde borne de sortie de commutation en phase (N_Iin-), commandés par la pluralité de bits conducteurs en phase (B_I0, B_I1) dans la pluralité de bits;

une pluralité de premiers commutateurs de déviation en phase (S_I1+', S_I0+'), couplés à la première borne d'entrée de commutation en phase (N_Iin+) et recevant la tension (VDD), commandés par une pluralité de bits de déviation en phase (B_I0', B_I1') dans la pluralité de bits, dans lesquels la pluralité de premiers bits de déviation en phase (B_I0', B_I1')sont des compléments de la pluralité de bits de conduction en phase (B_I0, B_I1); et

une pluralité de seconds commutateurs de déviation en phase (S_I1-', S_I0-'), couplés à la seconde borne d'entrée de commutation en phase (N_Iin-) et recevant la tension (VDD), commandée par la pluralité de bits de déviation en phase (B_I0', B_I1'; et

un second sous-circuit de commutation en quadrature (SW_Q-), comprenant:

une première borne d'entrée de commutation en quadrature (N_Qin+), couplée à la seconde borne de sortie en quadrature de l'amplificateur en quadrature;

une deuxième borne d'entrée de commutation en quadrature (N_Qin-), couplée à la première borne de sortie en quadrature de l'amplificateur en quadrature;

une première borne de sortie de commutation en quadrature (N_Qout+);

une seconde borne de sortie de commutation en quadrature (N_Qout+);

une pluralité de premiers commutateurs conducteurs en quadrature (S_Q1+, S_Q0+), couplés entre la première borne d'entrée de commutation en quadrature (N_Qin+) et la première borne de sortie de commutation en quadrature (N_Qout+), commandés par une pluralité de bits conducteurs en quadrature (B_Q0, B_Q1) dans la pluralité de bits;

une pluralité de seconds commutateurs conducteurs en quadrature (S_Q1-, S_Q0-'), couplés entre la seconde borne d'entrée de commutation en quadrature (N_Qin-) et la seconde borne de sortie de commutation en quadrature (N_Qout-), commandés par la pluralité de bits conducteurs en quadrature (B_Q0, B_Q1) dans la pluralité de bits;

une pluralité de premiers commutateurs de déviation en quadrature (S_Q1+'), S_Q0+'), couplés à la première borne d'entrée de commutation en quadrature (N_Qin+) et recevant la tension (VDD), commandés par une pluralité de bits de déviation en quadrature (B_Q0', B_Q1') dans la pluralité de bits, dans lesquels la pluralité de premiers bits de déviation en quadrature sont des compléments de la pluralité de premiers bits conducteurs en quadrature; et

une pluralité de seconds commutateurs de déviation en quadrature (S_Q1-', S_Q0-'), couplés à la seconde borne d'entrée de commutation en quadrature (N_Qin-) et recevant la tension (VDD), commandée par la pluralité de bits de déviation en quadrature (B_Q0', B_Q1').

Drawing