Verfahren zur Angleichung der unterschiedlichen Signalverzögerungszeiten von Halbleiterchips durch Verändern einer Betriebsspannung und Vorrichtung zur Durchführung des Verfahrens

Abstract

 Zum Angleichen der Signalverzögerungszeiten von Halbleiterchips ist auf jedem Chip eine digitale Regelschaltung vorgesehen. Sie beeinflußt durch Ändern der Versorgungsspannung die Signalverzögerungszeit.
Die digitale Regelschaltung enthält eine Vergleichsschaltung (4), in der die Signalverzögerung eines Taktimpulses in einer Kette (1) von Invertern (2) mit dem sehr genau definierten Taktintervall verglichen wird. Je nach dem Vergleichsergebnis wird de Zählerstand eines Zweirichtungszählers (13) um 1 erhöht oder erniedrigt. Der Zählerstand wird über einen Decodierer (17) decodiert, der das Teilerverhältnis eines Spannungsteilers verändert durch Zuoder Abschalten jeweils eines von mehreren Parallelwiderständen (R1 bis R7) mittels eines von mehreren Transistoren (T1 bis T7). Dadurch wird die am Abgriff (D) des Spannungsteilers vorhandene Spannung geändert, die einem Emitterfolger (T8) zugeführt wird. Die von diesem abgegebene Spannung (VR) wird den Halbleiterchips als Versorgungsspannung zugeführt und beeinflußt deren Signalverzögerungszeit Die beschriebenen Schritte werden so oft wiederholt, bis die Differenz Δt zwischen dem Eintreffen eines durch die Kette aus invertern verzögerten und des nachfolgenden unverzögerten Taktimpulses gegen Null geht. Der Decodierer ist so aufgebaut, daß er stets so viele Transistoren leitend macht als dem Zählerstand entspricht.

Beschreibung

[0001] Die Erfindung bezieht sich auf ein Verfahren zur Angleichung der unterschiedlichen Signalverzögerungszeiten von Halbleiterchips und auf eine Vorrichtung zur Ausführung des Verfahrens. Aufgrund von Fertigungstoleranzen weisen Halbleiterchips verhältnismäßig große Unterschiede hinsichtlich der Signalverzögerung auf. In einem mit derartigen Halbleiterchips aufgebauten synchron arbeitenden Netzwerk, wie es beispielsweise in programmgesteuerten digitalen Rechenanlagen mit Parallelverarbeitung vorliegt, machen sich die unterschiedlichen Signalverzögerungen insofern nachteilig bemerkbar, als sich die Wahl der Taktfrequenz nach den Halbleiterchips mit der größten Signalverzögerung richten muß. Große Laufzeitunterschiede bei Impulsen, die eigentlich gleichzeitig am Empfänger eintreffen sollten, bedeuten zusätzlich Schwierigkeiten beim Entwurf der Logik.

[0002] Hier will die Erfindung Abhilfe schaffen. Die Erfindung, wie sie in den Ansprüchen gekennzeichnet ist, löst die Aufgabe, die unterschiedlichen Signalverzögerungszeiten von Halbleiterchips einander anzugleichen.

[0003] Die durch die Erfindung erreichten Vorteile sind im wesentlichen darin zu sehen, daß das Angleichen der unterschiedlichen Signalverzögerungszeiten verschiedener Chips die Wahl einer höheren Taktfrequenz erlauben, was zu einer Verringerung der Rechenzeiten führt. Da außerdem die Erfahrung zeigt, daß die Stromaufnahme eines Halbleiterchips seiner Signalverzögerung nahezu proportional ist, werden mit dem Angleichen der Signalverzögerungszeiten der Chips auch deren I Werte für die Stromaufnahme einander angeglichen. Dadurch können auch die Anforderungen an die Stromversorgungsgeräte gemildert werden, wodurch deren Kosten und Komplexität herabgesetzt werden.

[0004] Im folgenden wird die Erfindung in Verbindung mit den Zeichnungen näher erläutert, von denen zeigen:

Pjg. 1 ein größtenteils als Blockschaltbild ausgeführtes Schaltbild der Vorrichtung zur Ausführung des Verfahrens nach der Erfindung;

Fign. 2A u. 2B Impulsdiagramme zur Erläuterung der Arbeitsweise der einen Teil der Vorrichtung nach Fig. 1 bildenden Vergleichsschaltung;

Fig. 3 den Aufbau eines zur Vorrichtung nach Fig. 1 gehörenden Decodierers;

Fig. 4 die den Aufbau des Decodierers bestimmende Funktionstabelle und

Fig. 5 eine Tabelle, die die erregten Ausgangsleitungen des Decodierers in Abhängigkeit vom Zählerstand eines zur Vorrichtung nach Fig. 1 gehörenden dreistufigen Zweirichtungszählers wiedergibt.

[0005] In Fig. 1 ist mit 1 eine Kette von aufeinanderfolgenden Nicht-Gliedern 2 bezeichnet, deren Anzahl so gewählt wurde, daß die durch die Kette erzielbare Gesamt-Signalverzögerung etwa dem zeitlichen Abstand zweier Taktimpulse entspricht, die in der Rechenanlage zur Synchronisation der Operationen verwendet werden. Beträgt das Taktintervall beispielsweise 100 ns und die Signalverzögerung eines einzelnen Nicht-Gliedes etwa 5 ns, so sind 20 Nicht-Glieder für die Kette 1 erforderlich. Der Ausgang des letzten Nicht-Gliedes führt an den ersten Eingang 3 einer Vergleichsschaltung 4, die von einer Strichlinie umgeben ist. Der zweite Eingang 5 der Vergleichsschaltung ist mit einer Taktleitung 6 verbunden, an die auch das erste Nicht-Glied der Kette 1 angeschlossen ist. Der zweite Eingang 5 der Vergleichsschaltung 4 führt an ein UND-Glied 7 und über ein Nicht-Glied 8 an ein UND-Glied 9. Der erste Eingang 3 der Vergleichsschaltung 4 ist über ein Nicht-Glied 1C an den zweiten Eingang des UND-Gliedes 7 und direkt an den zweiten Eingang des UND-Gliedes 9 angeschlossen. Die beiden Ausgänge 11 und 12 der Vergleichsschaltung 4 führen an die beiden Steuereingänge Z1 und Z2 eines dreistufigen Zweirichtungszählers 13. Dessen Eingang Z2 zugeführte Impulse erhöhen den Zählerstand, der durch zum Eingang Z1 gelangende Impulse erniedrigt wird. Die drei Ausgänge A, B und C des Zweirichtungszählers 15 führen zu den Eingängen D9, D10 und D11 eines Decodierers 17. Wie aus Fig. 3 in Verbindung mit den Fign. 4 und 5 hervorgeht, ist der Decodierer 17 so aufgebaut, daß stets so viele seiner Ausgänge ein gewünschtes Potential aufweisen als dem Zählerstand des Zählers 13 entsprechen. Von den Ausgängen D1 bis D7 des Decodierers 17 ist jeweils einer an die Basis eines der Transistoren T1 bis T7 angeschlossen, die mit ihren Kollektorwiderständen R1 bis R7 alle parallel zum unteren Widerstand R8 eines aus den Widerständen R9 und R8 gebildeten Spannungsteilers liegen, der an den positiven Pol +V der Bestriebsspannungsquelle angeschlossen ist. Der Abgriff D des Spannungsteilers ist mit der Basis eines Regeltransistors T8 verbunden, dessen Kollektor ebenfalls an den positiven Pol +V der Betriebsspannungsquelle angeschlossen ist. Zwischen dem Bezugspotential und dem Emitter von T8 steht die Spannung V_R zur Verfügung, welche die Signalverzögerung der von ihr gespeisten Schaltungen beeinflußt, zu denen auch die Kette 1 der Nicht-Glieder 2 gehört, während der Vergleicher 4, der Zähler 13 und der Decodierer 17 auch an den positiven Pol +V der Betriebsspannungsquelle angeschlossen sein können. Die Widerstände R1 bis R9 sind dabei so gewählt, daß, unabhängig davon, wieviel der Transistoren T1 bis T7 aufgrund der Ausgangsspannungen des Decodierers 17 leitend sind, der Transistor _T8 eine Spannung V_R abgibt, bei der die Schaltkreise, deren Signalverzögerung verändert werden soll, noch bestimmungsgemäß arbejten. Dies bedeutet, daß die Spannung V so begrenzt wird, evt. durch Begrenzerschaltungen, daß die zur Frunktionsfühigkeit des Chips erforderlichen Spannungswerte V_Rmax und VR_min nicht über- oder unterschritten werden.

[0006] Die Wirkungsweise der Vorrichtung nach Fig. 1 ist folgende: Beim Anlegen der Versorgungsspannung +V fällt der Zahler 17 in einen beliebigen Anfangszustand, der beispielsweise dem Zählerstand 4 entspreche. Das bedeutet, daß die Ausgangsleitungen D1 bis D4 des Decodierers ein positives Potential aufweisen. Daher werden die Transistoren T1 bis T4 leitend und ihre Kollektorwiderstände R1 bis R4 dem Widerstand R8 des Spannungsteilers R9/R8 parallel geschaltet. Damit steht zwischen dem Bezugspotential und dem Emitter des Transistors T8 eine bestimmte Spannung V_R zur Verfügung, die mit Ausnahme des Spannungsteilers R9/R8 und des Transistors T8, die an die Betriebsspannung +V angeschlossen sind, den übrigen Schaltungen des Chips zugeleitet wird.

[0007] Sobald nun die Taktimpulse eintreffen, beginnt das Angleichen der Signalverzögerung des Halbleiterchips an das Taktintervall in folgender Weise:

[0008] Der erste auf der Leitung 6 eintreffende Taktimpuls gelangt vom Eingang der Vergleichsschaltung 4 direkt an den ersten Eingang des UND-Gliedes 7 und ebenso über das nur eine vernachlässigbare Signalverzögerung aufweisende Nicht-Glied 8 an den ersten Eingang des UND-Gliedes 9. Ferner durchläuft er die Kette 1 aus Nicht-Gliedern 2 und gelangt zum Eingang 3 der Vergleichsschaltung 4. In dieser wird festgestellt ob der nachfolgende, direkt dem Eingang 5 der Vergleichsschal. tung 4 zugeführte Taktimpuls früher oder später als der durch die Kette 1 verzögerte vorausgehende Taktimpuls dort eintriff Trifft der verzögerte, in Fig. 2 mit F bezeichnete Taktimpuls später an der Vergleichsschaltung 4 ein als der nachfolgende unverzögerte Taktimpulc E, so liefert die Vergleichsschaltung an ihrem Ausgang 11 einen Impuls E & F (Fig. 2B), dessen Dauch dem Zeitintervall Δt entspricht, um das der durch die Kette 1 verzögerte Taktimpuls F später am Vergleichcr eintrifft als der nachfolgende unverzögerte Taktimpuls E (Fig. 2A). Das bedeutet, daß die Signalverzögerung des IIalbleiterchips größer als der erwünschte Wert ist. Der Ausgangsimpuls der Vergleichsschaltung wird daher dem Rückwärts-Zähleingang Z1 des Zählers 13 zugeführt. Dadurch verringert sich der Zählerstand um 1, d.h., es weisen jetzt nur noch drei Ausgänge des Decodierers das hohe Potential auf. Damit sind nur noch drei Transistoren Tl bis T3 leitend und es liegen nur noch die Widerstände R1 bis R3 dem Widerstand R8 des Spannungsteilers parallel, so daß sich der resultierende Widerstand des unteren Teiles des Spannungsteilers erhöht. Das Basispotential des Transistors T8 steigt daher an und entsprechend auch die Spannung V_R zum Betrieb der Schaltungen des Halbleiterchips. Mit höherer Betriebsspannung V_R verringert sich aber die Signalverzögerung des Chips. Nach dem Erhöhen der Spannung V_R wird der vorher beschriebene Vergleich zwischen einem verzögerten und dem nachfolgenden unverzögerten Taktimpuls erneut durchgeführt und der resultierende Widerstand des unteren Teiles des Spannungsteilers solange verändert, bis die gewünschte Verzögerung erreicht ist, d.h., bis die Differenz Δt zwischen dem verzögerten und nachfolgenden unverzögerten Taktimpuls gegen Null geht.

[0009] Ergibt der erste durchgeführte Vergleich, daß der verzögerte Taktimpuls F vor dem nachfolgenden unverzögerten Taktimpuls E an der Vergleichsschaltung eintrifft (Fig. 2_A), so ist die Signalverzögerung des Halbleiterchips zu klein und es erscheint am Ausgang 12 der Vergleichsschaltung ein Impuls E & F, der dem Vorwärts-Zähleingang Z2 des Zählers 13 zugeführt wird. Der Zählerstand wird um 1 erhöht und der Decodierer schaltet dann einen zusätzlichen Transistor ein und damit einen weiteren Widerstand dem unteren Teil des Spannungsteilers parallel, so daß infolge des verringerten resultierenden Widerstandes der Parallelschaltung das Basispotential des Transistors T8 und damit auch die an seinem Emitter auftretende Spannung V_R erniedrigt wird. Mit der verringerten Spannung V_R erhöht sich die Signalverzögerung der von ihr gespeisten Schaltungen. Auch in diesem Fall wird der Vergleich zwischen dem verzögerten Taktimpuls F und dem nachfolgenden unverzögerten E so oft durchgeführt, bis der gewünschte Wert für die Signalverzögerung erreicht ist und damit die Differenz At zwischen dem Eintreffen des verzögerten und dem nachfolgenden unverzögerten Taktimpulses gegen Null geht.

Ansprüche

1. Verfahren zur Ungleichung der unterschiedlichen . Signalverzögerungszeiten von Halbleiterchips, gekennzeichnet durch folgende Verfahrensschritte:

a) Vergleichen der Signalverzögerung einer Kette (1) von Nicht-Gliedern (2) des Halbleiterchips mit einem sehr genau definierten Taktintervall,

b) Ändern des Zählerstandes eines auf dem Halbleiterchip befindlichen Zweirichtungszählers (13) entsprechend dem Vergleichsergebnis in der einen oder der anderen Zählrichtung,

c) Decodieren des Zählerstandes und Ändern des Teilerverhältnisses eines Spannungsteilers durch Zu- oder Abschalten von Parallelwiderständen (R1 bis _R7), dessen Abgriff (D) an die Basis eines Emitterfolgers (T8) angeschlossen ist, an dessen Emitter die Betriebsspannung abnehmbar ist, deren Größe die Signalverzögerung der Schaltungen des Halbleiterchips beeinflußt und

d) Wiederholen der Verfahrensschritte a) bis c), bis die Differenz At zwischen dem Eintreffen des verzögerten und des nachfolgenden unverzögerten Taktimpulses gegen Null geht.

2. Vorrichtung zur Ausführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet,
daß auf jedem Halbleiterchip vorgesehen sind,

a) eine Vergleichsschaltung (4) zum Vergleich der Verzögerung einer Kette (1) von Nicht-Gliedern (2) mit einem sehr genau definierten Taktintervall,

b) eine digitale Regelschaltung mit einem Zweirichtungszähler (13), dessen Steuereingänge (Z1, Z2) an die Vergleichsschaltung angeschlossen sind, und nachfolgendem Decodierer (17), bei dem jeweils einer der Ausgänge (D1 bis _D7) mit der Steuerelektrode eines der Transistoren (T1 bis T7) verbunden ist und alle Transistoren mit ihren Kollektorwiderständen (R1 bis R) parallel zu dem einen Widerstand (R8) eines Spannungsteilers angeordnet sind, dessen Abgriff (D) mit der Basis eines Emitterfolgers (T8) verbunden ist, an dessen Emitter die Betriebsspannung abnehmbar ist, durch deren Größe die Signalverzögerung der monolithisch integrierten Halbleiterschaltungen beeinflußbar ist.

3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß der Decodierer (17) so aufgebaut ist, daß so viele ,seiner Ausgangsleitungen ein gewünschtes Potential aufweisen als dem Zählerstand entsprechen.

Zeichnung