Programmierbare logische hochintegrierte Schaltungsanordnung

Abstract

 Es wird eine programmierbare hochintegrierte logische Schaltungsanordnung (PLA) angegeben, die zweifach personalisierbare Zellen im UND- und im ODER-Feld (1 und 2) aufweist (Fig. 2). Um die sonst redundanten Don't Care-Positionen zu aktivieren, sind dem UND-Feld (1) Steuerschaltungen (ST1 bis STn) vorgeschaltet und außerdem Steuerschaltungen (STPO bis STPn) zwischen dem UND-Feld (1) und dem ODER-Feld (2) angeordnet. Diese Steuerschaltungen haben einen analogen Aufbau und bestehen aus einer zweistufigen UND-ODER-Schaltung. Zur optimalen Ausnutzung der Don't Care-Positionen bzw. -ebenen kann jeder Funktionseingang Fn auf jeden beliebigen Funktionsstrang des PLAs geschaltet werden. Durch eine zusätzliche Steuerleitung (z.B. S4) im ODER-Feld 2 reduziert sich die Steuerlogik für das gesamte ODER-Feld (2) auf nur zwei UND-Glieder.

Beschreibung

[0001] Die Erfindung betrifft eine programmierbare hochintegrierte logische Schaltungsanordnung (PLA) nach dem Oberbegriff des Patentanspruchs 1.

[0002] Derartige programmierbare hochintegrierte logische Schaltungsanordnungen sind grundsätzlich bekannt, so z.B. aus dem Buch "MOS/LSI Design and Application" von W. Carr und J. Mice, McGraw-Hill, 1972, Seiten 229 bis 258. Mit Hilfe derartiger programmierbarer logischer Schaltungsanordnungen ist die direkte Implementierung kombinatorischer Logik in regelmäßigen Strukturen, insbesondere Matrixanordnungen möglich, wodurch sich gegenüber den nicht in regelmäßigen Strukturen zusammengeschalteten logischen Verknüpfungsschaltungen der Vorteil ergibt, daß sich sowohl die Massenherstellung als auch das Testen und die Lagerhaltung wesentlich vereinfachen. Neben den programmierbaren logischen Anordnungen, deren Informationsinhalt bereits während des Herstellungsvorgangs fest eingeprägt wird und danach nicht mehr zu ändern ist, sind auch solche programmierbare logische Anordnungen bekannt geworden, die eine Programmierung auch nach dem Herstellungsprozeß erlauben. Als Beispiel für eine deratige Anordnung sei auf die US-PS 3 987 286 hingewiesen.

[0003] Auch Mehrfachpersonalisierungen mit besonderen Koppel- und Verknüpfungselementen sind bekannt, die mehrere Zustände einnehmen können. Hierzu wird auf das IBM TDB Vol. 17, Nr.3, August 1974, Seiten 811 und 812 verwiesen. Derartige Lösungen sind jedoch wegen der benötigten Sonderbauelemente, wegen der hohen Redundanz der Bauelemente und wegen der geringen Operationsgeschwindigkeit in der Praxis nicht eingesetzt worden.

[0004] Aus dem IBM TDB, Vol. 20, Nr. 10, März 1978, Seiten 4016 bis 4018 und der US-PS 4 084 152 sind programmierbare logische Schaltungsanordnungen in hochintegrierter Technik bekannt geworden, bei denen verbleibende ungenutzte VerknUpfungsbereiche, d.h. redundante Schaltkreise verringert werden. Diese Schaltungsanordnungen haben jedoch den Nachteil, daß sie erhebliche Einschränkungen hinsichtlich des Freiheitsgrads, den der mit der Auslegung komplexer Verknüpfungsnetzwerke befaßte Fachmann hat, aufweisen. Damit geht der ansich erforderliche hohe Grad an Flexibilität bei regelmäßigen Strukturen wieder verloren, so daß auch der Einsatz dieser programmierbaren logischen Anordnungen in der Praxis nur äußerst beschränkt möglich ist.

[0005] In der europäischen Patentanmeldung 80 106 964 ist deshalb eine weitere Verbesserung dieser programmierbaren logischen Anordnungen in hochintegrierter Technik aufgezeigt worden, die höhere Funktionsdichten sowie eine schnelle elektrische Umschaltung zwischen unterschiedlichen Funktionen erlaubt und keine hohen Umprogrammierungsspannungen oder Sonderbauelemente erfordert. Diese Anordnung ist dadurch gekennzeichnet, daß die Koppelelemente Feldeffekttransistoren mit mindestens zwei nebeneinander vorsehbaren Gate-Abschnitten sind, wobei ein Leitendwerden der zugehörigen Source-Drain-Schaltstrecke erst ermöglicht wird, wenn an mindestens den beiden Gate-Abschnitten die zugehörigen Einschaltpotentiale vorliegen, und daß diese mindestens beiden umschaltbaren Funktionen in der Weise eingeprägt werden, daß bei einer nur im Rahmen einer der beiden oder mehreren Funktionen herzustellenden Verbindung einer der Gate-Abschnitte mit der für die Funktionsauswahl maßgeblichen Steuerleitung und der mindestens eine verbleibende Gateabschnitt eines solchen Koppelelementes mit der betreffenden Eingangsleitung verbunden wird, und daß bei ihm im Rahmen der mindestens beiden Funktionen herzustellenden Verbindungen, die mindestens beiden Gate-Abschnitte eines solchen Koppelelements gemeinsam an die betreffende Eingangsleitung angeschlossen sind. Obwohl sich eine derartige Anordnung durch eine sehr gute Flächennutzung auszeichnet und deshalb für hochinte- ^grierte Bauweise geeignet ist, bleibt jedoch der alte Nachteil immer noch bestehen, daß der redundante Anteil von Bauelementen zu hoch ist.

[0006] Der Erfindung liegt deshalb die Aufgabe zugrunde, eine programmierbare logische hochintegrierte Schaltungsanordnung zu schaffen, die die Aktivierung des Don't Care-Zustands der Zellen und die gleichzeitige Inaktivierung der funktionellen PLA-Bits ermöglicht.

[0007] Die erfindungsgemäße Lösung ergibt sich aus dem Kennzeichen des Patentanspruchs 1. Weitere Ausgestaltungen der Erfindung sind in den Patentansprüchen 2 bis 6 charakterisiert.

[0008] Durch die Aktivierung des Don't Care-Zustands der Zellen innerhalb der programmierbaren logischen hochintegrierten Schaltungsanordnung und durch die separate Ansteuermöglichkeit des UND- und des ODER-Bereichs der programmierbaren logischen Anordnung ist eine hohe Anzahl von logischen Funktionen bei drastischer Verringerung der Redundanz an Schaltkreisen ermöglicht worden.

[0009] Durch die eingeführte Steuerschaltung in Form einer zweistufigen UND/ODER-Schaltung ist eine elegante Ansteuerung der UND- und ODER-Bereiche ermöglicht worden, da sich eine derartige Steuerschaltung sehr gut in die gesamte Struktur der programmierbaren logischen Anordnung in hochintegrierter Technik einfügt. Der zusätzliche, für die Steuerlogik erforderliche Platzbedarf kann somit äußerst gering gehalten werden.

[0010] Die Erfindung wird nun anhand von in der Zeichnung dargestellten Ausführungsbeispielen näher erläutert.

[0011] Es zeigen:

Fig. 1 ein Blockschaltbild einer programmierbaren logischen Anordnung mit dazwischenliegenden Steuerschaltungen,

Fig. 2 ein spezielles Ausführungsbeispiel in Feldeffekt-Transistortechnik mit zwei Gate-Elektroden pro Feldeffekttransistor,

Fig. 3 eine Zelle einer programmierbaren logischen Anordnung mit Aktivierung des Don't Care-Zustands und

Fig. 4 die Funktionsdarstellungsweise in einer zweifach adressierbaren programmierbaren logischen Anordnung mit drei Funktionen.

[0012] Die in Fig. 1 dargestellte programmierbare logische Schaltungsanordnung eignet sich besonders für die Herstellung in hochintegrierter Technik, da sie sich durch eine regelmä- βige Struktur auszeichnet und die dazwischenliegenden Steuerschaltungen ebenfalls aus kombinierten UND- und ODER-Schaltungen bestehen. Aufgebaut ist diese programmierbare logische Schaltungsanordnung aus einem UND-Feld 1 und einem ODER-Feld 2, wobei dem UND-Feld 1 Schaltungen ST1 bis Stn zur Selektierung einer der möglichen Zellen vorgeschaltet sind. An jeder durch einen Block dargestellten Steuerschaltung ST1 bis STn liegen gemeinsam die Steuereingänge S1 und S2 und je ein Funktionseingang F1, F2, ... oder Fn. Die Ausgänge jeder Steuerschaltung ST1 bis Stn sind mit F1', Cl, Cl', ..., Fn', Cn, Cn' bezeichnet. Diese Schaltung zur Selektierung einer der fünf möglichen Zellen innerhalb der programmierbaren logischen Anordnung muß für jeden Funktionsstrang folgende Bedingung erfüllen:

[0013] Das UND-Feld 1 weist Produkt-Termleitungen P1 bis Pm auf, die über Steuerschaltungen STP1 bis STPm sowie deren Ausgangsleitungen P1', Cl, Cl', ... Pm', Cm, Cm' auf das ODER-Feld wirken. An den Steuerschaltungen STP1 bis STPm liegen außerdem die Steuereingänge S3 und S4. An der unteren Kante des ODER-Feldes 2 sind die Ausgänge bzw. Ausgangsleitungen 3 der programmierbaren logischen Anordnung eingezeichnet. Der Aufbau der Steuerschaltungen ST1 bis Stn und STPm wird später anhand der Fig. 2 näher erklärt.

[0014] In der Fig. 2 ist nun ein detaillierteres Schaltbild einer programmierbaren logischen Schaltungsanordnung gezeigt, die sich besonders zur Höchstintegration durch die Verwendung von Feldeffekttransistoren mit zwei Torelektroden eignet. Bevor jedoch die Wirkungsweise näher beschrieben wird, soll zunächst der Aufbau und die Wirkungsweise einer einzelnen Zelle nach Fig. 3 beschrieben werden. Eine einzelne Zelle für die hier beschriebene programmierbare logische Schaltungsanordnung besteht aus einem Feldeffekttransistor FET. Dieser Feldeffekttransistor FET besitzt zwei Torelektroden Tl und T2. Die eine Elektrode des Feldeffekttransistors FET, vorteilhafterweise die Drainelektrode, ist über eine Leitung und einen Widerstand R mit einer Spannung V+ verbunden. Außerdem sind die senkrecht zu dieser Leitung verlaufende Leitung FKT1, 2, die Leitung C und die Leitung C' vorhanden. Die Leitung FKT1, 2 ist die bei der Zweifach-Personalisierung erforderliche Funktionsleitung, wobei für die beiden Funktionen FKT1 und FKT2 folgende Definition gilt: FKT1 :

FKT2:

[0015] Die entsprechenden Leitungsverbindungen zu den zwei Elektroden Tl und T2 müssen dieser Tabelle genügen. Wenn man nun den Don't Care-Zustand FKT3 aktivieren will, muß man die in Fig. 3 eingezeichneten Verbindungen zu den Torelektroden Tl und T2 des Feldeffekttransistors des FET herstellen. Diese Verbindungen genügen der folgenden logischen Tabelle zur Aktivierung:

FKT3 = C = C'

FKT 1, 2 = 0

[0016] Dieser Zustand blieb nämlich bisher bei der zweifachen Personalisierung, wie sie weiter oben beschrieben ist, ungenutzt.

[0017] Im folgenden wird nun das in Fig. 2 detailliertere Schaltbild einer programmierbaren logischen Schaltungsanordnung gemäß Fig. 1 näher beschrieben. Die Darstellung gemäß Fig.2 zeigt die praktische Realisierungsmöglichkeit mit Hilfe von Zellen gemäß Fig. 3 sehr deutlich. Im oberen Teil der Fig.2 sind die Steuerschaltungen STO, ST1 und ST2 zu sehen, die mit den gemeinsamen Steuerleitungen S1 und S2 verbunden sind. An den oberen Eingangsleitungen liegen jeweils die Signale Fv0 und F0, Fvl und F1 sowie Fv2 und F2 an den entsprechenden Steuerschaltungen. Wie aus dem Aufbau der Steuerschaltungen STO zu sehen ist, bestehen die identisch aufgebauten Steuereinheiten STO, ST1 und ST2 aus UND- und ODER-Schaltungen. An den Ausgängen der Steuerschaltungen stehen die Signal C und C sowie FO und FO bei der Steuereinheit STO und bei der Steuereinheit ST1, die Signale C und C, bzw. F1 und FT zur Verfügung. An den Ausgängen der Steuerschaltung ST2 stehen die entsprechenden Signale zur Verfügung, wie aus der Fig. 2 hervorgeht. Die diese Ausgangssignale führenden Leitungen sind mit den Torelektroden der Zellen des UND-Feldes 1 spaltenweise verbunden und zwar so, daß jeder Steuerschaltung vorteilhafterweise zwei Spalten, nämlich eine mit der wahren Funktion FO und die andere mit der negierten Funktion FO zugeordnet sind. Als Ausgangsleitungen des UND-Feldes 1 dienen die waagerecht verlaufenden Leitungungen PO bis Pn, von denen jedoch nur fünf in der Fig. 2 dargestellt sind. Diese waagerecht verlaufenden Leitungen PO bis Pn sind an ihrem anderen Ende über je einen Widerstand mit einem gemeinsamen Anschlußpunkt, an dem eine Spannung +V anliegt, verbunden. Die Ausgangsenden dieser Leitungen PO bis Pn führen als Eingangsleitungen zu den zwischen dem UND-Feld 1 und dem ODER-Feld 2 liegenden Steuerschaltungen STPO bis STPn, wobei auch hier wieder nur in Fig. 2 fünf Steuerschaltungen dargestellt sind. Außerdem sind diese Steuerschaltungen STPO bis STPn mit Leitungen verbunden, auf denen die Steuersignale S3 und S4 zugeführt werden. Die Eingänge PvO... Pvm können mit beliebigen Produktterm-Leitungen (PO ... 8m) zur optimalen Ausnutzung der Don't Care-Position verbunden werden. Die Ausgangsleitungen der

[0018] GE 980 046 E Steuerschaltungen STPO bis STPn sind nun ihrerseits mit den Torelektroden jeweils einer Reihe von Zellen des ODER-Feldes 2 verbunden. Die Zellen des ODER-Feldes 2 bestehen ebenfalls wieder aus einer Grundzelle gemäß Fig. 3. Senkrecht zu den Ausgangsitungen der Steuerleitungen STPO bis STPn verlaufen die Summentermleitungen 3 bzw. FKT 1, 2 ... der programmierbaren logischen Anordnung, auf denen das logische Ausgangsprodukt nach Vollendung einer Operation erscheint. Das andere Ende dieser Leitungen ist jeweils über einen Widerstand mit einer Spannungsquelle +V verbunden.

[0019] Die Steuerschaltungen STO, ST1 oder ST2 zur Selektierung einer der fünf möglichen Zellenzustände müssen für jeden Funktionsstrang v folgende Bedingungen erfüllen:

[0020] Diesen soeben angegebenen Funktionen entspricht die Schaltung aus UND- und ODER-Schaltungen, die in der Steuerschaltung STO gezeigt ist. Der Aufbau für die Steuerschaltungen ST1 und ST2 ist selbstverständlich analog und auch der zwischen dem UND- und dem ODER-Feld der programmierbaren logischen Anordnung angeordneten Steuerschaltungen STPO bis STPn ist analog. Zur optimalen Ausnutzung der Don't Care-Zustände einer programmierbaren logischen Schaltungsanordnung kann jeder Funktionseingang Fn auf jeden beliebigen Funktionsstrang der programmierbaren logischen Schaltungsanordnung geschaltet werden.

[0021] Im folgenden werden nun Funktionskombinationen angegeben. Durch die separate Ansteuermöglichkeit des UND- und des ODER-Feldes 1 und 2 können somit neun logische Funktionen realisiert werden. Dies geht aus der nachfolgenden Tabelle hervor.

[0022] Wie bereits ausgeführt worden ist, können die Steuerschaltungen ST1 bis n und STP1 bis n sehr gut in die Struktur der programmierbaren logischen Schaltungsanordnung, die ebenfalls aus UND- und ODER-Schaltungen besteht, integriert werden. Daraus ergibt sich ein relativ kleiner Flächenbedarf für diese Steuerschaltungen, der nicht ins Gewicht fällt. GE 980 046 _E

[0023] Je nach Verwendung der programmierbaren logischen Schaltungen differiert die Anzahl der Eingänge, die Anzahl der Leitungen für die Produktterme und die Anzahl der Leitungen für die Summenterme. Bei solchen mit sehr vielen Produkttermen ist die Integration einer zusätzlichen Steuerleitung in das ODER-Feld 2 zu empfehlen. Dadurch reduziert sich die Steuerlogik für das gesamte ODER-Feld 2 auf zwei logische UND-Glieder. Ein weiterer Vorteil ist die dadurch mögliche Dreifachbenutzung der Bits, wodurch für die ODER-Funktion S3 somit nicht nur die Don't Care-Positionen, sondern auch die schon zweifach belegten Positionen benutzt werden können. In Fig. 4 ist nun schematisch ein Teil der programmierbaren logischen Schaltungsanordnung in personalisierter Form dargestellt. Links ist wieder in schemati--sierter Form das UND-Feld 1 und rechts das ODER-Feld 2 gezeigt. Anstelle der Steuerschaltungen STPO bis STP4 und STO bis ST2 gemäß Fig. 2 sind hier die von diesen Steuerschaltungen an die einzelnen Spaltenleitungen im UND-Feld 1 gelieferten logischen Signale eingezeichnet.

[0024] F0, F1, F3 sind dabei die Eingangsoperanden. Wie aus der oberhalb der schematisch dargestellten personalisierten programmierbaren logischen Anordnung dargestellten kleinen Tabelle mit den Zuordnungssymbolen innerhalb des UND-Feldes bzw. des ODER-Feldes 1 bzs.*2 hervorgeht, entsprechen sich hier folgende Ausdrücke:

FO entspricht AO mit dem schwarzen Dreieck bzw.
AO mit dem weißen Dreick bzw.
A mit dem gestrichelten Dreieck,
in den Kreuzungspunkten der senkrecht und waagrecht verlaufenden Leitungen.

F1 entspricht BO mit dem zugeordneten schwarzen Dreieck, bzw.
A1 mit dem zugeordneten weißen Dreieck, bzw.
B mit dem zugeordneten gestrichelten Dreieck GE 980 046_E und F2 entspricht CIN mit dem schwarzen Dreieck bzw.
A2 mit dem weißen Dreieck.

[0025] Fv bedeutet hier "variabler" Eingang. Für die dritte Personalisierungsebene, das sind die Zellen mit den aktivierten Don't Care-Zuständen, können Eingänge wahlweise belegt werden (z.B. F2 auf Fv der Steuerschaltung STO). Im Anwendungsbeispiel wurde davon Gebrauch gemacht.

[0026] Im Nachfolgenden werden für die Funktionen Zweierkomplement, Volladdierer und Decoder die zu implementierenden Funktionen angegeben, wobei zunächst eine Tabelle für die Steuereingänge Sl bis S4 angegeben wird.

[0027] Das Testen der programmierbaren logischen Anordnung kann durch Selektieren der aktivierbaren Don't Care-Positionen in einer zweifach adressierbaren programmierbaren logischen Schaltungsanordnungen erfolgen, wobei folgendes Testprinzip zugrundegelegt wird:

1. Eindeutige Zuordnung der ersten bzw. zweiten Ebene der programmierbaren logischen Anordnung (Personalisierungsebene) des UND-Feldes 1 zur Testebene (Don't Care-Ebene) des ODER-Feldes 2 zum Testen des UND-Feldes 1.

2. Eindeutige Zuordnung der ersten bzw. zweiten Ebene der programmierbaren logischen Schaltungsanordnung des ODER-Feldes 2 zur Testebene des UND-Feldes 1 zum Testen des ODER-Feldes 2.

[0028] Dadurch wird jeder Produktterm bzw. Summenterm durch die Selektierung der aktivierbaren Don't Care-Positionen in einer zweifach adressierbaren logischen Schaltungsanordnung getestet.

Ansprüche

1. Programmierbare hochintegrierte logische Schaltungsanordnung mit Zellen aus Feldeffekttransistoren mit mindestens zwei Torelektroden, die im Kreuzungspunkt von Eingangs-, Steuer-, Produktterm- und Summenterm-Leitungen eines UND- und/oder eines ODER-Feldes angeordnet sind, dadurch gekennzeichnet, daß durch Steuerschaltungen (ST1 bis STn), die den Eingängen des UND-Feldes 1 zugeordnet sind, und durch Steuerschaltungen (STP1 bis STPn), die zwischen dem UND-Feld (1) und dem ODER-Feld (2) angeordnet sind, die Don't Care-Positionen der Zellen aktiviert und gleichzeitig die funktionellen Bits inaktiviert werden, wobei jeder Funktionseingang auf jeden beliebigen Funktionsstrang schaltbar ist.

2. Programmierbare logische hochintegrierte Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Steuerschaltungen (ST1 bis STn und STPO bis STPn) aus einer zweistufigen UND-ODER-Schaltung bestehen, die in das UND- und/oder das ODER-Feld (1 und 2) voll integriert sind.

3. Programmierbare logische hochintegrierte Schaltungsanordnung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß in das ODER-Feld (2) eine zusätzliche Steuerleitung integriert ist und daß nur eine Steuerschaltung (STP) für das gesamte ODER-Feld (2) angeordnet ist, die aus zwei logischen UND-Gliedern besteht.

4. Programmierbare logische hochintegrierte Schaltungsanordnung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß bei Beibehaltung des Bitmusters (z.B. Operationscode einer Instruktion) in Abhängigkeit von den Steuerleitungen (S1, S2) drei verschiedene Ausgangsgrößen erzeugbar sind.

5. Programmierbare logische hochintegrierte Schaltungsanordnung nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß zum Testen des UND-Feldes (1) die Don't Care-Ebene des ODER-Feldes (2) zur ersten bzw. zweiten Personalisierungsebene eindeutig zugeordnet ist und daß die erste bzw. zweite Personalisierungsebene des ODER-Feldes (2) der Don't Care-Ebene des UND-Feldes (1) zum Testen des ODER-Feldes (1) zugeordnet ist.

6. Programmierbare logische hochintegrierte Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Don't Care-Ebene des ODER-Feldes (2) als Testebene für das UND-Feld (1) dient und daß die Don't Care-Ebene des UND-Feldes (1) als Testebene für das ODER-Feld (2) dient.

7. Programmierbare logische hochintegrierte Schaltungsanordnung nach den Ansprüchen 1 bis 6, dadurch gekennzeichnet, daß alle Steuerschaltungen (Stl bis Stn und STPO bis STPn) identisch aufgebaut sind.

Zeichnung