Integrierte MOS-Halbleiterschaltung

Beschreibung

[0001] Die Erfindung betrifft eine integrierte MOS-Halbleiterschaltung mit einem - z. B. als dynamischer Speicher ausgebildeten - digitalen und mit einem Taktgeber versehenen Schaltungsteil, mit einem als getakteter Substratvorspannungsgenerator ausgebildeten weiteren Schaltungsteil sowie mit zwei die von einer Gleichspannungsquelle gelieferte Versorgungsspannung führenden Versorgungsanschlüssen.

[0002] Als einschlägiger Stand der Technik kann hier die französische Patentschrift 2 333 296 (vgl. Fig. 3) genannt werden. Bei der dort beschriebenen Ausgestaltung dient zur Taktsteuerung der Substratvorspannungsgenerators ein Oszillator, der die Aufgabe hat, als Taktgeber für die als Speicher ausgebildete Digitalschaltung zu arbeiten. Es wird also auch bei der bekannten Halbleiterschaltung der Tatsache Rechnung getragen, daß bei digitalen Halbleiterschaltungen häufig nicht nur zwei Betriebspotentiale sondern noch ein weiteres Betriebspotential erforderlich ist, das zur Erzeugung einer zwischen der Rückseite des Halbleiterplättchens und den Schaltungsteilen an der Vorderseite desselben liegenden Substratvorspannung gebraucht wird.

[0003] Jedoch ist in diesem Zusammenhange festzustellen, daß im Interesse der Vermeidung einer Zerstörung der integrierten Halbleiterschaltung der Taktgeber erst nach dem Aufbau der Substratvorspannung V_BB eingeschaltet werden sollte, was bei der bekannten Schaltung offensichtlich nicht der Fall ist. Ferner ist man bei vielen Digitalschaltungen, z. B. bei dynamischen Speichern, daran interessiert, daß eine die zwischen den beiden Anschlüssen des Halbleiterkörpers liegende Spannungsdifferenz übertreffende Hilfsspannung V_z zur Verfügung steht, insbesondere dann, wenn die Schaltung mit aufzuladenden Varaktorkondensatoren versehen ist. Es ist nun Aufgabe der Erfindung, eine integrierte MOS-Halbleiterschaltung nach der obigen Definition derart auszugestalten, daß den soeben angegeben Gesichtspunkten Rechnung getragen wird.

[0004] Erfindungsgemäß ist hierzu vorgesehen, daß zur Taktung des Substratvorspannungsgenerators ein vom Taktgeber für den digitalen Schaltungsteil verschiedener Oszillator verwendet ist und dieser Oszillator gleichzeitig zur Steuerung eines als Spannungsvervielfacher ausgebildeten und eine im Vergleich zu der an den Versorgungsanschlüssen liegenden Versorgungsspannung überhöhte Betriebsspannung an den digitalen Schaltungsteil liefernden Schaltungsteils vorgesehen ist, daß dabei der die überhöhte Betriebsspannung an den digitalen Schaltungsteil liefernde Ausgang des Spannungsvervielfachers über eine Begrenzerschaltung aus MOS-Transistoren an den das Bezugspotential führenden Versorgungsanschluß gelegt ist, und daß schließlich in an sich bekannter Weise der die Substratvorspannung liefernde Ausgang des Substratvorspannungsgenerators unter Vermittlung eines als Komparator wirkenden Umformers an einen der Aktivierung des für den digitalen Schaltungsteil vorgesehenen Taktgebers dienenden Eingang desselben gelegt und die hierdurch gegebene Steuerung der Aktivierung dieses Taktgebers derart ausgebildet ist, daß erst mit Erreichung der vollen Substratvorspannung eine Aktivierung des Taktgebers und damit des digitalen Schaltungsteils möglich ist.

[0005] Die erfindungsgemäße Schaltung ist also so ausgebildet, daß aufgrund des Spannungsvervielfachers ein zusätzliches Betriebspotential V_z entsteht, das vorzugsweise zur Beaufschlagung von MOS-Kondensatoren, also den besagten Varaktorkondensatoren, dient, die z. B. als Speicherkondensatoren eingesetzt sind. Das Potential V_z kann aber auch anstelle von V_cc das zum Betrieb des digitalen Schaltungsteils benötigte Versorgungspotential bilden. Dabei kann vorteilhaft sein, wenn die Substratvorspannung V_BB und/oder die vom Spannungsvervielfacher SV gelieferte Spannung V_z durch einen Regelkreis stabilisiert wird.

[0006] Eine der Erfindung entsprechende Halbleiterschaltung wird nun anhand des in der Zeichnung dargestellten Blockschaltbilds beschrieben.

[0007] Die beiden Versorgungsanschlüsse des die Schaltung aufnehmenden Halbleiterplättchens sind mit den Betriebspotentialen V_cc und G_ND beaufschlagt, die dann den einzelnen Schaltungsteilen in der aus der Zeichnung ersichtlichen Weise zugeführt werden. Als Schaltungsteile sind neben dem digitalen Schaltungsteil ES noch vorgesehen :

Ein durch die von den beiden Betriebspotentialen V_cc und G_ND (= Bezugspotential (Masse)) definierten Betriebsspannung beaufschlagter Oszillator O, der insbesondere als RC-Oszillator ausgebildet ist. Er liefert periodische Rechteckimpulse gleicher Amplitude, die zur Steuerung des Substratvorspannungserzeugers SE und des Spannungsvervielfachers SE (z. B. eines Spannungsverdopplers) dient.

[0008] Ein getakteter Substratvorspannungserzeuger SE, bei dem ein Oszillator O als Taktgeber vorgesehen ist, ist in der DE-OS 28 12 378 beschrieben. Die in Fig. 1 der DE-OS 28 12 378 dadargestellte Schaltung für einen Substratvorspannungserzeuger kann unmittelbar angewendet werden.

[0009] Der für den digitalen Schaltungsteil ES zuständige Taktgeber TG wird seinerseits über einen Eingang TE mit Rechteckimpulsen beaufschlagt, die von einer externen Impulsquelle kommen. Er hat die Aufgabe, die zum Betrieb des digitalen Schaltungsteils ES erforderlichen Taktsignale aus den über den Eingang TE erhaltenen Primärimpulsen abzuleiten. Sowohl für den Taktgeber TG als auch für den Substratvorspannungsgenerator SE sind die Versorgungspotentiale V_cc und G_ND vorgesehen, was übrigens auch für einen zwischen den beiden Schaltungsteilen SE und TG vorgesehenen Umformer U gilt.

[0010] Dieser Umformer oder Umwandler U wird ebenfalls durch die beiden Betriebspotentiale V_cc und G_ND versorgt. Er hat die Aufgabe, an den Taktgeber TG ein Aktivierungssignal abzugeben, sobald die vom Substratvorspannungsgenerator SE gelieferte Substratvorspannung V_BB voll aufgebaut ist. Somit ist es Zweck der vom Umwandler U gelieferten Spannung, erst dann den Taktgeber TG in Betrieb zu setzen, wenn die Substratvorspannung V_BB ihren Sollwert erreicht hat. Der Umwandler U wirkt somit als Komparator und kann z. B. durch einen Differenzverstärker gegeben sein. Durch die Anwesenheit des Umwandlers U wird vermieden, daß der digitale Schaltungsteil ES (z. B. ein Halbleiterspeicher) vor dem Aufbau der Substratvorspannung in Betrieb gesetzt und durch den dann auftretenden Kurzschlußstrom beschädigt wird.

[0011] Ein getakteter Spannungsverdoppler SV ist in der DE-OS 2811 418 beschrieben. Das dort beschriebene Schaltungsprinzip läßt sich auch zur Realisierung von Gleichspannungsvervielfachern verwenden, die mit einem beliebigen ganzzahligen Verhältnis zwischen ihrer Eingangsspannung und Ausgangsspannung arbeiten. Der dort vorgesehene Oszillator kann ohne weiteres durch den zur Versorgung des Substratvorspannungsgenerators SE vorgesehenen Taktoszillator 0 ersetzt werden. Aufgabe des Spannungsvervielfachers SV ist es, wie bereits dargelegt, eine zum Betrieb des digitalen Schaltungsteils ES benötigte erhöhte Betriebsgleichspannung zu erzeugen, wie sie z. B. zum Aufladen von Speicherkapazitäten benötigt wird.

[0012] Der Ausgang des Spannungsvervielfachers SV ist über eine Begrenzerschaltung BS an das Bezugspotential G_ND gelegt. Er ist außerdem unmittelbar an einen weiteren Versorgungseingang des digitalen Schaltungsteils ES geschaltet und führt das zum Betrieb auserwählter Schaltungsteile (z. B. zum Aufladen von Speicherkondensatoren) benötigte erhöhte zusätzliche Betriebspotential V_z.

[0013] Die Substratvorspannung V_BB, die vom Substratvorspannungsgenerator SE zur Verfügung gestellt wird, kommt hingegen allen im Halbleiterplättchen vorgesehenen Schaltungsteilen zugute. Das Versorgungspotential V_cc ist, wie bereits festgestellt, den Schaltungsteilen O, SE, U, TG und SV zur Verfügung gestellt. Es dient außerdem als Hauptbetriebspotential für den digitalen Schaltungsteil ES. Dasselbe gilt für das Bezugspotential G_ND.

[0014] Die Begrenzerschaltung BS kann z. B. aus zwei oder mehreren hintereinandergeschalteten MOS-Feldeffekttransistoren t bestehen, die durch Verbindung ihrer Gates mit ihren Drains als Widerstände geschaltet sind. Die Source des letzten dieser Transistoren t liegt am Bezugspotential G_ND. Die Anzahl der in Reihe liegenden Transistoren t richtet sich nach der Anzahl der in der Spannungsvervielfachungsschaltung SV bezüglich der beiden Betriebspotentiale V_cc und G_ND hintereinander geschalteten Feldeffekttransistoren. Die Transistoren t können übrigens auch als in Sperrichtung liegende Dioden geschaltet sein.

Ansprüche

1. Integrierte MOS-Halbleiterschaltung mit einem - z. B. als dynamischer Speicher ausgebildeten - digitalen und mit einem Taktgeber versehenen Schaltungsteil (ES), mit einem als getakteter Substratvorspannungsgenerator ausgebildeten weiteren Schaltungsteil (SE) sowie mit zwei die von einer Gleichspannungsquelle gelieferte Versorgungsspannung führenden Versorgungsanschlüssen, dadurch gekennzeichnet, daß zur Taktung des Substratvorspannungsgenerators (SE) ein vom Taktgeber (TG) für den digitalen Schaltungsteil (ES) verschiedener Oszillator (O) verwendet und dieser Oszillator (O) gleichzeitig zur Steuerung eines als Spannungsvervielfacher ausgebildeten und eine im Vergleich zu der an den Versorgungsanschlüssen (V_cc, G_ND) liegenden Versorgungsspannung überhöhte Betriebsspannung (V_z) and den digitalen Schaltungsteil (ES) liefernden Schaltungsteils (SV) vorgesehen ist, daß dabei der die überhöhte Betriebsspannung an den digitalen Schaltungsteil (ES) liefernde Ausgang des Spannungsvervielfachers (SV) über eine Begrenzerschaltung (BS) aus MOS-Transistoren (t) an den das Bezugspotential (G_ND) führenden Versorgungsanschluß gelegt ist, und daß schließlich in an sich bekannter Weise der die Substratvorspannung (V_BB liefernde Ausgang des Substratvorspannungsgenerators (SE) unter Vermittlung eines als Komparator wirkenden Umformers (U) an einen der Aktivierung des für den digitalen Schaltungsteil (ES) vorgesehenen Taktgebers (TG) dienenden Eingang desselben gelegt und die hierdurch gegebene Steuerung der Aktivierung des Taktgebers (TG) derart ausgebildet ist, daß erst mit dem Erreichen der vollen Substratvorspannung (V_BB) eine Aktivierung des Taktgebers (TG) und damit des digitalen Schaltungsteils (ES) möglich ist.

2. MOS-Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Begrenzerschaltung (BS) aus in Serie liefenden MOS-Feldeffekttransistoren (t) besteht, die in gleicher Weise als Widerstände oder als in Sperrichtung liegende Dioden geschaltet sind.

3. MOS-Halbleiterschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der digitale Schaltungsteil (ES) mit Varaktorkondensatoren versehen ist, die durch die von dem Spannungsvervielfacher (SV) gelieferte überhöhte Spannung (V_z) aufzuladen sind.

Claims

1. An integrated MOS semiconductor circuit having a digital circuit component (ES) such as a dynamic store and provided with a pulse generator, and having a further circuit component (SE) in the form of a pulsedriven substrate bias generator, and having two supply terminals which carry the supply voltage supplied by a direct voltage source, characterised in that the substrate bias generator (SE) is driven by an oscillator (O) separate from the pulse generator (TG) for the digital circuit component (ES), and said oscillator (O) is simultaneously provided for the control of a circuit component (SV) in the form of a voltage multiplier that supplies to the digital circuit component (ES), an operating voltage (V,), higher than the supply voltage connected to the supply terminals (V_cc, G_ND), that the output of the voltage multiplier (SV), which supplies the higher operating voltage to the digital circuit component (ES) is connected to the supply terminal which carries reference potential (G_NB), by a limiting circuit (BS) made of MOS transistors (t), and that a converter (U) which functions as a comparator connects the output of the substrate bias generator (SE) which supplies the substrate bias (V_BB), in a manner, which is known per se, to that input of the pulse generator (TG) which serves for the activation of the pulse generator (TG) provided for the digital circuit component (ES), and the control of the activation of the pulse generator (TG) given thereby is such that an activation of the pulse generator (TG) and thus of the digital circuit component (ES) is only possible when the full substrate bias (V_BB) has been reached.

2. An MOS semiconductor circuit as claimed in Claim 1, characterised in that the limiting circuit (BS) consists of MOS field effect transistors (t) which are arranged in series and which are switched in the same manner as resistors or as diodes arranged in the blocking direction.

3. An MOS semiconductor circuit as claimed in Claim 1 or 2, characterised in that the digital circuit component (ES) is provided with varactor capacitors which are to be charged by the higher voltage (V_z) supplied by the voltage multiplier (SV).

Revendications

1. Circuit intégré à semiconducteurs MOS comportant un élément de circuit numérique (ES) _- réalisé par exemple sous la forme d'une mémoire dynamique - et pourvu d'un générateur de cadence, un autre élément de circuit (SE) réalisé sous la forme d'un générateur, commandé de façon cadencée, de la tension de polarisation du substrat ainsi que deux bornes d'alimentation appliquant la tension d'alimentation délivrée par une source de tension continue, caractérisé par le fait qu'un oscillateur (O) différent du générateur de cadence (TG) pour l'élément de circuit numérique (ES) est utilisé pour le cadencement du générateur (SE) de la tension de polarisation du substrat et que cet oscillateur (O) est prévu simultanément pour assurer la commande d'un élément de circuit (SV) réalisé sous la forme d'un multiplicateur de tension et délivrant à l'élément de circuit numérique (ES) une tension de service (V_z) relevée par rapport à la tension d'alimentation appliquée aux bornes d'alimentation (V_cc, G_ND), et que la sortie du multiplicateur de tension (SV), qui applique la tension de service relevée à l'élément de circuit numérique (ES), est reliée, par l'intermédiaire d'un circuit limiteur (BS) constitué par des transistors MOS (t), à la borne d'alimentation appliquant le potentiel de référence (G_ND) et qu'enfin, d'une façon connue en soi, la partie du générateur (SE) de la tension de polarisation du substrat, qui délivre la tension de polarisation du substrat (V_BB), est raccordée moyennant l'interposition d'un transformateur (U) agissant à la manière d'un comparateur, à une entrée du générateur de cadence (TG), servant à l'activation de ce générateur de cadence prévu pour l'élément de circuit numérique (ES) et que la commande ainsi obtenue de l'activation du générateur de cadence (TG) est agencée de telle sorte qu'une activation du générateur de cadence (TG) et par conséquent de l'élément de circuit numérique (ES) est possible uniquement lorsque la tension totale de polarisation de substrat (V_BB) est atteinte.

2. Circuit à semiconducteurs MOS suivant la revendication 1, caractérisé par le fait que le circuit limiteur (ES) est constitué par des transistors à effet de champ MOS (t) branchés en série et qui sont raccordés de la même manière en tant que résistances ou en tant que diodes montées en inverse.

3. Circuit à semiconducteurs MOS suivant la revendication 1 ou 2, caractérisé par le fait que l'élément de circuit numérique (ES) est pourvu de condensateurs varactors qui doivent être chargés par la tension relevée (V_z) délivrée par le multiplicateur de tension (SV).

Zeichnung