Logikschaltung und Verfahren zum Ersetzen eines zwangsgeführten Sicherheitsrelais

Abstract

 Erfindungsgemäss werden eine Logikschaltung (2) und ein Verfahren zum Ersetzen eines zwangsgeführten Sicherheitsrelais (4), das einen Signalstromkreiskontakt (R), einen Öffnerkontakt (A) mit einem Öffnereingang (In_A) und einem Öffnerausgang (Out_A) und einen Schliesserkontakt (B) mit einem Schliessereingang (In_B) und einem Schliesserausgang (Out_B) aufweist, offenbart, wobei die Logikschaltung (2) zweikanalig mit einem ersten Logikkanal (K1) und einem zweiten Logikkanal (K2) ausgestattet ist; umfassend:
a) für jeden Logikkanal (K1, K2) einen ersten Eingang (Set1, Set2), der auf einen Spannungswechsel hin ein Schliessen bzw. ein Öffnen des Signalstromkreiskontakts (R) nachahmt und entsprechend einen Wert von LOW auf HIGH bzw. HIGH auf LOW annimmt;
b) für jeden Logikkanal (K1, K2) einen ersten Ausgang (OuO1, OuO2), der mit einem Spannungswechsel am ersten Eingang (Set1, Set2) auf LOW gesetzt wird und am jeweils anderen Logikkanal (K1, K2) einen zweiten Eingang (COu01, COu02) auf LOW setzt, wobei das Setzen des zweiten Eingangs (COu01, COu02) auf LOW im jeweiligen Logikkanal geprüft wird, bevor ein erstes Testsignal (Test01, Test02) an den Öffnereingang (In_A) angelegt wird;
c) für jeden Logikkanal (K1, K2) einen dritten Eingang (In_01, In_02), der auf einen mit dem ersten Testsignal (Test01, Test02) ausgelösten Spannungwechsel hin ein Öffnen des Öffnerkontakts (A) nachahmt und im jeweiligen Logikkanal (K1, K2) eine erneute Prüfung, ob der erste Ausgang (OuO1, Ou02) auf LOW liegt, auslöst, bevor mittels einer Verzögerungslogik eine vorbestimmte Verzögerungszeit abläuft;
d) für jeden Logikkanal (K1, K2) einen mit dem Schliessereingang (In_B) gekoppelten vierten Eingang (InC1, InC2), der auf einen Spannungswechsel hin ein Schliessen des Schliesserkontakts (B) nachahmt, wobei damit ein zweiter Ausgang (OuC1, OuC2) auf HIGH gesetzt; und wobei
e) zwei in Serie geschaltete Transistoren (T1, T2) eine Signalspannung (V+) nicht auf den Öffnerausgang (Out_A) durchschalten, wenn mindestens einer der beiden ersten Ausgänge (Ou01, Ou02) auf LOW liegt; und wobei
f) zwei weitere in Serie geschaltete Transistoren (T3, T4) die Signalspannung (V+) auf den Schliesserausgang (Out_B) durchschalten, wenn beide zweite Ausgänge (OuC1, OuC2) auf HIGH liegen.

Beschreibung

[0001] Die vorliegende Erfindung bezieht sich auf eine Logikschaltung und ein Verfahren zum Ersetzen eines zwangsgeführten Sicherheitsrelais durch eine derartige Logikschaltung, wobei das Sicherheitsrelais einen Signalstromkreiskontakt, einen Öffnerkontakt mit einem Öffnereingang und einem Öffnerausgang und einen Schliesserkontakt mit einem Schliessereingang und einem Schliesserausgang aufweist

[0002] Ein Sicherheitsrelais weist drei untereinander mechanisch verbunden Schaltkontakte auf. Der eigentlich Arbeitskontakt ist einen Signalstromkreiskontakt, der effektiv eine Funktion einer Zugsicherungs- oder Zuglenkungseinrichtung sicherstellt, wie z.B. das Leuchten einer Signallampe, das Umsteuern einer Weiche und dergleichen. Durch die elektrische Anregung einer Erregerspule wird der Signalstromkreiskontakt geschlossen und der Strom im Signalstromkreis kann fliessen. Gleichzeitig wird ein mit dem Signalstromkreiskontakt mechanisch gekoppelter Öffnerkontakt, der einen Öffnereingang und einen Öffnerausgang aufweist, geöffnet, woraufhin dieser Öffnerkontakt in erregtem Zustand offen ist und damit am Öffnerausgang spannungslos ist. Mit dem Öffnen des Öffnerkontakts wird ein mit dem Öffnerkontakt mechanisch gekoppelter Schliesserkontakt, der ein Schliessereingang und ein Schliesserausgang aufweist, geschlossen und zeigt damit im erregten Zustand am Schliesserausgang eine Spannung, wie z.B. ein Versorgungsspannungspotenzial. Kommt es nun wegen eines technischen Defekts, wie z.B. einem Verschweissen eines der Kontakte, Federbruch oder dergleichen, zu einer Abweichung von dieser Potentiallage an dem Öffnerausgang und dem Schliesserausgang, wird dies sicherheitstechnisch als Relaisstörung bezeichnet. Bei einer derartigen Relaisstörung wird beispielsweise das Einstellen einer Fahrstrasse abgebrochen oder die Fahrstrasse wird auf den Fahrbetrieb im Sichtbereich hinsichtlich des angezeigten Signalbegriffs heruntergeschaltet (beispielweise von GRÜN auf GELB). Ebenso löst eine derartige Relaisstörung ein sofortiges Ausrücken eines Wartungstechnikers aus.

[0003] Noch heute dominieren in elektrischen Stellwerkanlagen zu Relaisgruppen zusammengefassten Sicherheitsrelais die Streckennetze vieler europäischer Bahnen. Diese Stellwerkanlagen werden als Relaisstellwerke bezeichnet. Da diese Stellwerkanlagen in absehbarer Zeit das Ende ihrer Lebenszeit erreichen werden bzw. aufgrund der Schwierigkeiten, das erforderliche Know-How der antiquiert wirkenden Relaistechnik im Relaisstellwerk auf lange Sicht zu sichern, müssen sie durch eine neue Technologie abgelöst werden. Durch die Gegebenheit, dass Relaisstellwerke mit dem Prinzip von zwangsgeführten Relaiskontakte (Grundeigenschaft von einem Sicherheitsrelais) ein genügend hohes Sicherheitsniveau erreichen, ist es sinnvoll bei einem partiellen bzw. kompletten Ersatz dieser Relais diese Prinzipien weiterhin zu berücksichtigen.

[0004] Während bislang die Standardlösung im Komplettersatz der Stellwerke durch neue Stellwerktypen, wie z.B. elektronische Stellwerke, bestand, versuchen erste europäische Bahnen die bekannten Relaissätze in speicherprogrammierbare Bauteile, insbesondere FPGA, umzuwandeln und so zu ersetzen. So hat eine Gruppe um die Forscherin Hana Kubatova der Universität Prag bereits im Jahr 2004 in den "Proceedings of the EUROMICRO Systems on Digital System Design (DSD'04), einen Artikel mit dem Titel "FPGA-based design of railway's interlocking equipment" publiziert, der einen Ersatz der Relaisschaltung für Bahnübergänge bei den tschechischen Bahnen durch FPGA-basierte Schaltungen beschreibt. Diesen Ansatz haben die Deutsche Bahn (DB), die Österreichische Bundesbahn (ÖBB) und die Schweizerischen Bundesbahnen (SBB) kürzlich ebenfall als eine neue Strategie vorgestellt. Sie möchten die bisherigen Relaisschaltungen und deren logischen Verknüpfungen in einem automatischen Verfahren auf programmierbare Bauteile, insbesondere FPGA, übertragen, um so die bisherige Anlagenkonfiguration und die Zulassung des Relaisstellwerks weiterhin nutzen zu können. Ein derartiges automatisiertes Verfahren wird in der internationalen Patentanmeldung WO 2013/016831 denn auch angesprochen, ohne jedoch tatsächlich im Detail zu offenbaren, wie dieses Verfahren arbeitet, womit dort eher der Wunsch als die tatsächliche Lösung dargestellen.

[0005] Gerade weil die Relaisschaltungen in verschiedenen Punkten auf das (zeitliche) Verhalten der Sicherheitsrelais ausgelegt sind, muss deren spezifisches Verhalten ebenfalls abgebildet werden. Nur eine zeitgerechte Adaption der Funktionen der Sicherheitsrelais in einer speicherprogrammierten Logikschaltung führt auch zu einem weiteren systematisch korrekten Ablauf der Kettenreaktion von schaltenden Sicherheitsrelais in einem Relaisstellwerk. Ein zu frühres oder zu spätes Anliegen von Spannungen an Relaisein- und ausgängen könnte daher zu einem Ausfall der Relaislogik und damit zu einer Sperrung von Fahrstrassen führen, was sich im Gleis in der Sicherheitsschaltung auf rotes Signallicht vollziehen würde.

[0006] Zur entscheidenden Lösung dieses Problems existieren jedoch keine Lösungen. Auch die oben angesprochene internationale Patentanmeldung klammert jedoch diese praktischen Probleme aus, die sich aus der dort als Wunsch geäusserten Umsetzung ergeben.

[0007] Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde eine Logikschaltung und ein Verfahren zum Ersetzen eines Sicherheitsrelais anzugeben, welche das spezifische Verhalten dieser Sicherheitsrelais korrekt und zeitgetreu in der Logik abbildet.

[0008] Bezüglich der Logikschaltung wird diese Aufgabe erfindungsgemäss durch eine Logikschaltung zum Ersetzen eines zwangsgeführten Sicherheitsrelais, das einen Signalstromkreiskontakt, einen Öffnerkontakt mit einem Öffnereingang und einem Öffnerausgang und einen Schliesserkontakt mit einem Schliessereingang und einem Schliesserausgang aufweist, gelöst, wobei die Logikschaltung mit einem ersten Logikkanal und einem zweiten Logikkanal ausgestattet ist; umfassend:

a) für jeden Logikkanal einen ersten Eingang, der auf einen Spannungswechsel hin ein Schliessen bzw. ein Öffnen des Signalstromkreiskontakts nachahmt und entsprechend einen Wert von LOW auf HIGH bzw. HIGH auf LOW annimmt;

b) für jeden Logikkanal einen ersten Ausgang, der mit einem Spannungswechsel am ersten Eingangs auf LOW gesetzt wird und am jeweils anderen Logikkanal einen zweiten Eingang auf LOW setzt, wobei das Setzen des zweiten Eingangs auf LOW im jeweiligen Logikkanal geprüft wird, bevor ein erstes Testsignal an den Öffnereingang angelegt wird;

c) für jeden Logikkanal einen dritten Eingang, der auf einen mit dem ersten Testsignal ausgelösten Spannungwechsel hin ein Öffnen des Öffnerkontakts nachahmt und im jeweiligen Logikkanal eine erneute Prüfung, ob der erste Ausgang auf LOW liegt, auslöst, bevor mittels einer Verzögerungslogik eine vorbestimmte Verzögerungszeit abläuft;

d) für jeden Logikkanal einen mit dem Schliessereingang gekoppelten vierten Eingang, der auf einen Spannungswechsel hin ein Schliessen des Schliesserkontakts nachahmt, wobei damit ein zweiter Ausgang auf HIGH gesetzt; und wobei

e) zwei in Serie geschaltete Transistoren eine Signalspannung (V+) nicht auf den Öffnerausgang durchschalten, wenn mindestens einer der beiden ersten Ausgänge auf LOW liegen; und wobei

f) zwei weitere in Serie geschaltete Transistoren die Signalspannung auf den Schliesserausgang durchschalten, wenn beide zweite Ausgänge auf HIGH liegen.

[0009] Bezüglich des Verfahrens wird diese Aufgabe erfindungsgemäss durch ein Verfahren zum Ersetzen eines zwangsgeführten Sicherheitsrelais, das einen Signalstromkreiskontakt, einen Öffnerkontakt mit einem Öffnereingang und einem Öffnerausgang und einen Schliesserkontakt mit einem Schliessereingang und einem Schliesserausgang aufweist, mittels einer Logikschaltung, wobei die Logikschaltung mit einem ersten Logikkanal und einem zweiten Logikkanal ausgestattet ist; umfassend die Schritte:

a) Erzeugen eines Spannungswechsels für jeden Logikkanal an einen ersten Eingang, der auf einen Spannungswechsel hin ein Schliessen bzw. ein Öffnen des Signalstromkreiskontakts nachahmt und entsprechend einen Wert von LOW auf HIGH bzw. HIGH auf LOW annimmt;

b) für jeden Logikkanal einen ersten Ausgang, der mit einem Spannungswechsel am ersten Eingangs auf LOW gesetzt wird und am jeweils anderen Logikkanal einen zweiten Eingang auf LOW setzt, wobei das Setzen des zweiten Eingangs auf LOW im jeweiligen Logikkanal geprüft wird, bevor ein erstes Testsignal an den Öffnereingang angelegt wird;

c) für jeden Logikkanal einen dritten Eingang, der auf einen mit dem ersten Testsignal ausgelösten Spannungwechsel hin ein Öffnen des Öffnerkontakts nachahmt und im jeweiligen Logikkanal eine erneute Prüfung, ob der zweite Ausgangs auf LOW liegt, auslöst, bevor mittels einer Verzögerungslogik eine vorbestimmte Verzögerungszeit abläuft;

d) für jeden Logikkanal einen mit dem Schliessereingang gekoppelten vierten Eingang, der auf einen Spannungswechsel hin ein Schliessen des Schliesserkontakts nachahmt, wobei damit ein zweiter Ausgang auf HIGH gesetzt wird; und wobei

e) zwei in Serie geschaltete Transistoren eine Signalspannung nicht auf den Öffnerausgang durchschalten, wenn mindestens einer der beiden ersten Ausgänge auf LOW liegt; und wobei

f) zwei weitere in Serie geschaltete Transistoren die Signalspannung auf den Schliesserausgang durchschalten, wenn beide zweite Ausgäne auf HIGH liegen.

[0010] Somit erlauben die Logikschaltung und das Verfahren die Abbildung eines Schaltung eines Sicherheitsrelais in Logik, indem sie das spezifische Verhalten eines Sicherheitsrelais, insbesondere gegeben durch die zwangsgeführten Öffner und Schliesser der Kontakte und durch das zeitliche Verhalten bei Anzug und Abfall des Relais, nachbildet. Diese Lösung erlaubt so im Besonderen die Übernahme der Sicherheitsprinzipien für die Funktionen von Weichen, Signalen, Streckenblöcken, Bahnübergangslogiken inkl. freier Schaltungen), welche diesen Relaisstellwerken zu Grunde liegen. Somit bilden die Logikschaltung und das Verfahren mittels einer zweikanaligen Logik das Verhalten eines Sicherheitsrelais nach, wobei sowohl zeitliche als auch sicherheitstechnische Randbedingungen adäquat berücksichtigt werden.

[0011] Die Logikschaltung und das Verfahren setzen somit auf den fundamentalen Eigenschaften eines Sicheritsrelais auf:

a) Indem die Erregerspule unter Spannung gesetzt bzw. die Spannung weggeschaltet wird, erfolgt eine Umschaltung von Öffner- und Schliesserkontakt;

b) Der Öffnungskontakt wird geöffnet, bevor der Schliesserkontakt geschlossen wird; und

c) Kann ein oder mehrere Öffnungskontakte nicht geöffnet werden, kommt es nicht zum Schliessen des oder der Schliesserkontakte.

[0012] Die Logikschaltung und das Verfahren beruhen daher im Wesentlichen auf:

• einer zweikanaligen Logik mit gegenseitigem Rücklesen und Überprüfung der Ausgabe, weil das Signal des ersten Ausgangs überkreuzt an den den zweiten Eingang des jeweils anderen Logikkanals angelegt und dort geprüft wird;
• einem logische Ablauf , der beim Ausschalten der ersten Ausgänge (Öffnen des Öffnerkontakts) die Logik derart überprüft, dass eventuelle Fehlerfälle aufgedeckt werden. Namentlich wird die Eingabe bewusst manipuliert, um eine eventuelle Veränderung der Ausgabe aufdecken zu können.
• das Überholen von Schliesser / Öffner kann in der Logikabfolge ausgeschlossen werden, da mit der Verzögerungslogik eine vorbestimmte Verzögerungszeit abgewartet wird (es werden echte Leerzyklen im FPGA eingebaut und/oder die Taktfrequenz entsprechend eingestellt), damit die Schaltzeit des Öffnerkontakts des Sicherheitsrelais, die bei rund 30 bis 40 ms liegt, korrekt nachgebildet wird. Erst nach dem Ablauf dieser Verzögerungszeit wird das Schliessen des Schliesserkontakts von der Logikschaltung und dem Verfahren nachgebildet.

[0013] Weitere vorteilhafte Ausgestaltungen der vorliegenden Erfindung sind den übrigen Unteransprüchen zu entnehmen.

[0014] Vorteilhafte Ausführungsbeispiele der vorliegenden Erfindung werden anhand der Zeichnung näher erläutert. Dabei zeigt die Figur in schematischer Ansicht den Aufbau der Logikschaltung 2, die nachfolgend auch als FPGA-Relais 2 bezeichnet werden kann, zum Ersetzen eines Sicherheitsrelais. Rechts im Bild ist zum direkten Vergleich eine entsprechende Relaisschaltung 4 in Pfeilscher Kurzschaltung für ein Sicherheitsrelais gezeigt.

[0015] Die Funktion der Relaisschaltung 4 kann wie folgt in der nebenstehenden linken Logikschaltung 2 beschrieben werden:

a) Mit einem Signalkreiseingang Set kann das FPGA-Relais 2 umgeschaltet werden, indem HIGH oder LOW auf Set1, Set2 angelegt wird;

b) mit einem Öffnereingang In_A kann ein anderes Signal mit dem Zustand des FPGA-Relais 2 verknüpft werden (equivalente Verknüpfung mit dem Öffnerkontakt des Sicherheitsrelais);

c) ein Öffnerausgang Out_A stellt das Resultat dieser Verknüpfung für die weitere logische Abfolge weiterer FPGA-Relais dar; und

d) ein Schliessereingang "In B" sowie sein zugehöriger Schliesserausgang "Out_B" stellt dieselbe equivalente Funktionalität für dem Schliesserkontakt des Sicherheitsrelais in der Logikschaltung 2 zur Verfügung. Die signaltechnische Sicherheit der Logikschaltung 2, die mit zwei Logikkanälen K1, K2 ausgestattet ist, wird durch das nachfolgend beschriebene Verfahren erreicht. Es soll zunächst davon ausgegangen werden, dass das FPGA-Relais 2 dem Zustand eines abgefallenen Relais entspricht; erste Eingänge Set1, Set2 der beiden Logikkanäle K1, K2 befinden sich also im Zustand LOW. LOW entspricht nachfolgend einem Potential von 0 Volt oder einem negativen Versorgungspotential, beispielweise -5 Volt. Entsprechend liegt ein Zustand HIGH dann auf einem positiven Versorgungspotenzial, beispielsweise +5 Volt bzw. auf einem Potential von 0 Volt. Dadurch nimmt der Öffnerausgang "Out_A" denselben Pegel ein wie der Öffnereingang "In_A".

[0016] Verfahrensablauf beim Umschalten der Logikschaltung 2:

1. Set ändert von LOW nach HIGH Für jeden Logikkanal K1, K2 werden die ersten Eingänge (Set1, Set2), der auf einen Spannungswechsel hin ein Schliessen bzw. ein Öffnen des Signalstromkreiskontakts nachahmt, entsprechend von einen Wert von LOW auf HIGH gesetzt.

2.Beide Logikkanäle K1, K2 schalten das Signal OuO aus Für jeden Logikkanal K1, K2 wird ein erster Ausgang OuO1, OuO2 mit einem Spannungswechsel am ersten Eingangs Set1, Set2 auf LOW gesetzt.

3.Prüfung des Signals OuO an den ersten Ausgängen OuO1, Ou02
Am jeweils anderen Logikkanal K1, K2 (also überkreuzt) nehmen zweite über Kreuz mit den ersten Eingängen Set1, Set2 verbundene Eingänge COu01, COu02 ebenfalls den Zustand LOW an. Dieses Setzen der zweiten Eingange COu01, COu02 auf LOW wird im jeweiligen Logikkanal K1, K2 geprüft. Nur die erfolgreiche Prüfung des Signal OuO = LOW führt zu einer Fortführung des Logikablaufs.

4.Das Signal "Test" wird von LOW auf HIGH geändert Ein erstes Testsignal Test01, Test02 wird an den Öffnereingang In_A der Logikschaltung 2 gelegt. Das erste Testsignal ist quasi die logische Quittierung des Zustands LOW an den zweiten Eingängen COu01, COu02.

5.Erneute Prüfung der korrekten Ausschaltung von OuO Für jeden Logikkanal K1, K2 wird das erste Testsignal Test01, Test02 an einen dritten Eingang In_01, In_02, der auf einen mit dem ersten Testsignal (Test01, Test02) ausgelösten Spannungwechsel hin ein Öffnen des Öffnerkontakts nachahmt, angelegt. Das Anliegen des ersten Testsignals löst in den jeweiligen Logikkanälen eine erneute Prüfung aus, ob die zweiten Ausgänge (OuO1, Ou02) auf LOW liegen. Diese Prüfung stellt sicher, dass die Ausschaltung von OuO durch die Logikschaltung und nicht durch ein am Öffnereingang "In_A liegendes Signal ausgelöst wurde. Bei mehreren Ausgängssignalen OuO im Falle der Nachbildung eines Sicherheitsrelais mit mehreren Kontakten werden alle entsprechenden Ausgänge geprüft.

6.Abwarten einer Verzögerungszeit Nun wird eine in der Logikschaltung 2 programmierte Verzögerungszeit abgewartet, was die die Umschlagzeit des Öffnerkontakts des Sicherheitsrelais simuliert. Diese Verzögerungszeit beträgt etwa 10 bis 50 ms und hängt von dem speziellen zu ersetzenden Sicherheitsrelais ab.

7. Schliessen des Schliesserkontakts Nun wird der Ausgang "OuC" abhängig vom Zustand des Eingangs "InC" eingeschaltet. Dies entspricht dem Schliessen der Schliesserkontakte. Im Einzelnen werden für jeden Logikkanal K1, K2 mit dem Schliessereingang In_B gekoppelte vierte Eingänge eingeschaltet, die auf einen Spannungswechsel hin ein Schliessen des Schliesserkontakts nachahmen, wobei damit auch zweite Ausgänge (OuC1, OuC2) auf HIGH gesetzt werden. Dies führt an dem Öffnerausgang Out_A der Logikschaltung 2 und dem Schliesserausgang Out_B der Logikschaltung 2 dazu, dass zwei in Serie geschaltete Transistoren T1, T2 eine Signalspannung V+ nicht auf den Öffnerausgang Out_A durchschalten, wenn mindestens einer der beiden ersten Ausgänge Ou01, Ou02 auf LOW liegt bzw. dass zwei weitere in Serie geschaltete Transistoren T3, T4 die Signalspannung V+ auf den Schliesserausgang Out_B durchschalten, wenn beide zweite Ausgänge OuC1, OuC2 auf HIGH liegen.

[0017] Die Implementierung dieses Verfahrensablauf beim Umschalten der Logikschaltung 2 kann mittels diskreter Logik oder programmierbarer Logik (CPLD, VHDL etc.) erfolgen. Im Falle von programmierbarer Logik können mehrere herkömmliche Sicherheitsrelais in einem FPGA-Baustein abgebildet werden, wobei im Fehlerfall die nicht betroffenen Logikteile weiterhin verfügbar bleiben. Dies bedeutet, dass fehlerhafte Relais-Logiken sogar im FPGA-Relais isoliert werden können.

[0018] Das vorstehend beschriebene Ausführungsbeispiel beschreibt den Ersatz eines Sicherheitsrelais in positiver Logik. Würde das Sicherheitsrelais den Signalstromkreiskontakt bei Erregung ausschalten, wären in dem vorstehend genannten Verfahrensablauf die Prüfung von Öffner- und Schliesserkontakte in umgekehrter Reihenfolge ausgeführt worden. Vorstehend zum Öffnerkontakt Gesagtes würde dann für den Schliesserkontakt gelten und umgekehrt.

[0019] Die hier erläuterte Logikschaltung 2 kann daher in einem Relaisstellwerk herkömmlicher Bauart ein entsprechendes Sicherheitsrelais ersetzen. Damit besteht der grosse Vorteil, dass das Relaisstellwerk auch hybrid betrieben kann (also mit herkömmlichen Sicherheitsrelais und FPGA-Sicherheitsrelais).

Ansprüche

1. Logikschaltung (2) zum Ersetzen eines zwangsgeführten Sicherheitsrelais (4), das einen Signalstromkreiskontakt (R), einen Öffnerkontakt (A) mit einem Öffnereingang (In_A) und einem Öffnerausgang (Out_A) und einen Schliesserkontakt (B) mit einem Schliessereingang (In_B) und einem Schliesserausgang (Out_B) aufweist, wobei die Logikschaltung (2) zweikanalig mit einem ersten Logikkanal (K1) und einem zweiten Logikkanal (K2) ausgestattet ist; umfassend:

a) für jeden Logikkanal (K1, K2) einen ersten Eingang (Set1, Set2), der auf einen Spannungswechsel hin ein Schliessen bzw. ein Öffnen des Signalstromkreiskontakts (R) nachahmt und entsprechend einen Wert von LOW auf HIGH bzw. HIGH auf LOW annimmt;

b) für jeden Logikkanal (K1, K2) einen ersten Ausgang (OuO1, OuO2), der mit einem Spannungswechsel am ersten Eingang (Set1, Set2) auf LOW gesetzt wird und am jeweils anderen Logikkanal (K1, K2) einen zweiten Eingang (COu01, COu02) auf LOW setzt, wobei das Setzen des zweiten Eingangs (COu01, COu02) auf LOW im jeweiligen Logikkanal geprüft wird, bevor ein erstes Testsignal (Test01, Test02) an den Öffnereingang (In_A) angelegt wird;

c) für jeden Logikkanal (K1, K2) einen dritten Eingang (In_01, In_02), der auf einen mit dem ersten Testsignal (Test01, Test02) ausgelösten Spannungwechsel hin ein Öffnen des Öffnerkontakts (A) nachahmt und im jeweiligen Logikkanal (K1, K2) eine erneute Prüfung, ob der erste Ausgang (OuO1, Ou02) auf LOW liegt, auslöst, bevor mittels einer Verzögerungslogik eine vorbestimmte Verzögerungszeit abläuft;

d) für jeden Logikkanal (K1, K2) einen mit dem Schliessereingang (In_B) gekoppelten vierten Eingang (InC1, InC2), der auf einen Spannungswechsel hin ein Schliessen des Schliesserkontakts (B) nachahmt, wobei damit ein zweiter Ausgang (OuC1, OuC2) auf HIGH gesetzt; und wobei

e) zwei in Serie geschaltete Transistoren (T1, T2) eine Signalspannung (V+) nicht auf den Öffnerausgang (Out_A) durchschalten, wenn mindestens einer der beiden ersten Ausgänge (Ou01, Ou02) auf LOW liegt; und wobei

f) zwei weitere in Serie geschaltete Transistoren (T3, T4) die Signalspannung (V+) auf den Schliesserausgang (Out_B) durchschalten, wenn beide zweite Ausgänge (OuC1, OuC2) auf HIGH liegen.

2. Logikschaltung nach Anspruch 1,
dadurch gekennzeichnet, dass
mit Setzen des zweiten Ausgangs (OuC1, OuC2) auf HIGH am jeweils anderen Logikkanal (K1, K2) ein fünfter Eingang (COuC1, COuC2) ebenfalls auf HIGH setzt wird, wobei das Setzen des fünften Eingangs (COuC1, COuC2) auf HIGH im jeweiligen Logikkanal (K1, K2) geprüft wird.

3. Logikschaltung nach Anspruch 2,
dadurch gekennzeichnet, dass
ein zweites Testsignal (TestC1, TestC2) auf den Schliessereingang (In_B) gelegt wird und und im jeweiligen Logikkanal (K1, K2) eine erneute Prüfung, ob der zweite Ausgang (OuO1, Ou02) auf HIGH liegt, auslöst, bevor mittels einer Verzögerungslogik eine weitere vorbestimmte Verzögerungszeit abläuft.

4. Verfahren zum Ersetzen eines zwangsgeführten Sicherheitsrelais, das einen Signalstromkreiskontakt (R), einen Öffnerkontakt (A) mit einem Öffnereingang (In_A) und einem Öffnerausgang (Out_A) und einen Schliesserkontakt (B) mit einem Schliessereingang (In_B) und einem Schliesserausgang (Out_B) aufweist, mittels einer Logikschaltung, wobei die Logikschaltung zweikanalig mit einem ersten Logikkanal (K1) und einem zweiten Logikkanal (K2) ausgestattet ist; umfassend die Schritte:

a) Erzeugen eines Spannungswechsels für jeden Logikkanal (K1, K2) an einem ersten Eingang (Set1. Set2), der auf einen Spannungswechsel hin ein Schliessen bzw. ein Öffnen des Signalstromkreiskontakts (R) nachahmt und entsprechend einen Wert von LOW auf HIGH bzw. HIGH auf LOW annimmt;

b) für jeden Logikkanal (K1, K2) einen ersten Ausgang (OuO1, OuO2), der mit einem Spannungswechsel am ersten Eingang (Set1, Set2) auf LOW gesetzt wird und am jeweils anderen Logikkanal (K1, K2) einen zweiten Eingang (COu01, COu02) auf LOW setzt, wobei das Setzen des zweiten Eingangs (COu01, COu02) auf LOW im jeweiligen Logikkanal (K1, K2) geprüft wird, bevor ein erstes Testsignal (Test01, Test02) an den Öffnereingang (In_A) angelegt wird;

c) für jeden Logikkanal (K1, K2) einen dritten Eingang (In01, In02), der auf einen mit dem ersten Testsignal (Test01, Test02) ausgelösten Spannungwechsel hin ein Öffnen des Öffnerkontakts (A) nachahmt und im jeweiligen Logikkanal (K1, K2) eine erneute Prüfung, ob der zweite Ausgangs (OuO1, Ou02) auf LOW liegt, auslöst, bevor mittels einer Verzögerungslogik eine vorbestimmte Verzögerungszeit abläuft;

d) für jeden Logikkanal (K1, K2) einen mit dem Schliessereingang (In_B) gekoppelten vierten Eingang (InC1, InC2), der auf einen Spannungswechsel hin ein Schliessen des Schliesserkontakts (B) nachahmt, wobei damit ein zweiter Ausgang (OuC1, OuC2) auf HIGH gesetzt wird; und wobei

e) zwei in Serie geschaltete Transistoren (T1, T2) eine Signalspannung (V+) nicht auf den Öffnerausgang (Out_A) durchschalten, wenn mindestens einer der beiden ersten Ausgänge (Ou01, Ou02) auf LOW liegt; und wobei

f) zwei weitere in Serie geschaltete Transistoren (T3, T4) die Signalspannung (V+) auf den Schliesserausgang (Out_B) durchschalten, wenn beide zweite Ausgänge (OuC1, OuC2) auf HIGH liegen.

5. Verfahren nach Anspruch 4,
dadurch gekennzeichnet, dass
mit Setzen des zweiten Ausgangs (OuC1, OuC2) auf HIGH am jeweils anderen Logikkanal (K1, K2) ein fünfter Eingang (COuC1, COuC2) ebenfalls auf HIGH setzt wird, wobei das Setzen des fünften Eingangs (COuC1, COuC2) auf HIGH im jeweiligen Logikkanal (K1, K2) geprüft wird.

6. Verfahren nach Anspruch 5,
dadurch gekennzeichnet, dass
ein zweites Testsignal (TestC1, TestC2) auf den Schliessereingang (In_B) gelegt wird und und im jeweiligen Logikkanal (K1, K2) eine erneute Prüfung, ob der zweite Ausgang (OuO1, Ou02) auf HIGH liegt, auslöst, bevor mittels einer Verzögerungslogik eine weitere vorbestimmte Verzögerungszeit abläuft.

Zeichnung