|
(11) | EP 2 465 199 B1 |
(12) | EUROPEAN PATENT SPECIFICATION |
|
|
(54) |
DYNAMIC SWITCH DRIVER FOR LOW-DISTORTION PROGRAMMABLE-GAIN AMPLIFIER DYNAMISCHE TREIBERSCHALTUNG FÜR SCHALTER IN EINEM PROGRAMMIERBAREN VERSTÄRKER MIT GERINGEN VERZERRUNGEN CIRCUIT DE COMMANDE DE COMMUTATEUR POUR AMPLIFICATEUR PROGRAMMABLE À FAIBLE DISTORTION |
|
|
|||||||||||||||||||||||||||||||
Note: Within nine months from the publication of the mention of the grant of the European patent, any person may give notice to the European Patent Office of opposition to the European patent granted. Notice of opposition shall be filed in a written reasoned statement. It shall not be deemed to have been filed until the opposition fee has been paid. (Art. 99(1) European Patent Convention). |
Field
Background
Summary
Brief Description of the Drawings
Fig. 1 is a partial schematic, partial block diagram of a prior art implementation of a low-distortion, programmable-gain amplifier;
Fig. 2 is a partial schematic, partial block diagram of one embodiment of a more area-efficient, single-ended amplifier constructed in accordance with the teachings described in the Copending Application and further described herein;
Fig. 3 is a partial schematic, partial block diagram of a CMOS transmission gate that can be used as each of the switches shown in the Fig. 2 embodiment;
Fig. 4 is an amplitude-time graphical illustration of exemplary OFF-voltage waveforms for switch gates sf1∼sfn, shown in Fig. 2;
Fig. 5 is an amplitude-time graphical illustration of exemplary ON-voltage waveforms for switch gates SF1 through SFn shown in Fig. 2;
Fig. 6 is an amplitude-time graphical illustration of exemplary ON-voltage waveforms for switch gates S1 through SN shown in Fig. 2;
Fig. 7 is an amplitude-time graphical illustration of exemplary OFF-voltage waveforms for switch gates S1 through SN shown in Fig. 2;
Fig. 8 is a block diagram of one embodiment of a switch driver that can be used to
operate the amplifier
shown in Fig. 2;
Fig. 9 is a schematic diagram of one embodiment of an N-channel gate drive circuit that can be implemented as a part of the switch driver shown in Fig. 8 for operating the N-channel MOSFET of the CMOS transmission gate shown in Fig. 3; and
Fig. 10 is a schematic diagram of one embodiment of an P-channel gate drive circuit that can be implemented as a part of the switch driver shown in Fig. 8 for operating the P-channel MOSFET of the CMOS transmission gate shown in Fig. 3.
Detailed Description of the Drawings
wherein µ is the mobility of the carriers in the channel,
COX is the gate capacitance per unit area,
W and L are the channel width and length, respectively,
VGS is the gate-source voltage, and
Vt is the threshold voltage (the threshold voltage is that gate-source voltage above which a channel is present); and
Veff is the effective gate-source voltage, VGS - Vt.
VS15 = VSD2 - VGS16 + VSG18, where VSG18 is the source-gate voltage of MOSFET M18. Noting that the gate-source voltages of N-channel and P-channel MOSFETs are of opposite polarities, the voltage VS15 will be the lesser of VSD1 or VSD2, plus an offset voltage equal to the difference between the magnitudes of the gate-source voltages of one N-channel MOSFET and one P-channel MOSFET. While it should be clear that it is possible to ensure that this offset voltage is approximately zero, this can only be done approximately, since the threshold voltages of N-channel and P-channel devices are subject to independent process variations. However, this level of accuracy is sufficient in most instances, as will be shown below.
at least one switch (SC1-SCN, SF1-SFM), each respective switch (SC1-SCN, SF1-SFM) including a n-channel MOSFET (MB) and a p-channel MOSFET (MA), each having a gate configured to receive a drive signal (CN) to change the ON/OFF state of each MOSFET (MA, MB) of the respective switch (SC1-SCN, SF1-SFM), wherein the n-channel MOSFET (MB) and the p-channel MOSFET (MA) each include a source and a drain terminal, wherein the n-channel MOSFET (MB) and the p-channel MOSFET (MA) are connected in parallel at their respective source and drain terminals thereby forming two switch terminals (SD1, SD2) of said respective switch (SC1-SCN, SF1-SFM); and
a drive circuit (SDC) configured and arranged so as to selectively apply a pair of drive signals (VCONN, VCONP) to the gates of the n-channel MOSFET (MB) and the p-channel MOSFET (MA) of each of said switches (SC1-SCN, SF1-SFM), respectively, so as to change the ON/OFF state of the at least one switch (SC1-SCN, SF1-SFM) and to keep the gate-source voltages of each of said MOSFETs (MA, MB) within the gate-source breakdown limit of each of said MOSFETs (MA, MB), the drive circuit (SDC) being configured and arranged to generate the drive signals (VCONN, VCONP) such that:
(a) in response to receiving an OFF control signal (VCONTROL), the drive signals (VCONN, VCONP) maintain the n-channel MOSFET (MB) gate voltage at or below the source voltage at all times and maintain the p-channel MOSFET (MA) gate voltage at or above the source voltage at all times; and
(b) in response to receiving an ON control signal (VCONTROL), the drive signals (VCONN, VCONP) maintain the n-channel MOSFET (MB) gate voltage above the source voltage by a constant offset voltage, supplied by a first offset voltage source (VOS1), at all times and maintain the p-channel MOSFET (MA) gate voltage below the source voltage by a constant offset voltage, supplied by a second offset voltage source (VOS2), at all times;
wherein the drive circuit (SDC) comprises:first and second electronically-controlled selector switches (SW1, SW2), each selector switch (SW1, SW2) having first and second input terminals (1, 3) and one output terminal (2) and one control terminal, wherein the control terminal is configured to receive a control signal (VCONTROL), corresponding to the OFF and ON control signals, respectively, that determines whether the first input terminal (1) or the second input terminal (3) is electrically coupled to the output terminal (2), and wherein the control terminals of the two selector switches (SW1, SW2) are coupled to one another;
(a) a first buffer amplifier (Buffer1) having an input terminal connected to a first (SD1) one of said two switch terminals (SD1, SD2),
(b) a second buffer amplifier (Buffer2) having an input terminal connected to a second one (SD2) of said two switch terminals (SD1, SD2),
(c) a first offset voltage generator including the first offset voltage source (VOS1) and having a negative terminal coupled to the output of the first buffer amplifier (Buffer1), the first offset voltage generator including a positive terminal coupled to the first input terminal (3) of the first electronically controlled selector switch (SW1), and
(d) a second offset voltage generator including the second offset voltage source (VOS2) and having a positive terminal coupled to the output terminal of the first buffer amplifier (Buffer1), and a negative terminal coupled to the first input terminal (3) of the second electronically controlled selector switch (SW2);
a less-than-or-equal-to circuit (Block1) including a first input terminal (In1) for receiving a first input signal, and second input terminal (In2) for receiving a second input signal, and an output terminal (Out) for producing an output signal proportional to the more negative of the first and the second input signals; and
a greater-than-or-equal-to circuit (Block2) including a first input terminal (In1) for receiving said first input signal, and second input terminal (In2) for receiving said second input signal, an output terminal (Out) for producing an output signal proportional to the more positive of the third and the fourth input signals;
wherein the output terminal of the first buffer amplifier (Buffer1) is coupled to the first input terminal (In1) of the less-than-or-equal-to circuit (Block1) and to the first input terminal (In1) of the greater-than-or-equal-to circuit (Block2), the output terminal of the second buffer amplifier is coupled to the second input terminal (In2) of the less-than-or-equal-to circuit (Block1) and to the second input terminal (In2) of the greater-than-or-equal-to circuit (Block2), the output terminal (Out) of the less-than-or-equal-to circuit (Block1) is coupled to the second input terminal (1) of the first electronically controlled selector switch (SW1), and the output terminal (Out) of the greater-than-or-equal-to circuit (Block2) is coupled to the second input terminal (1) of the second electronically controlled selector switch (SW2), wherein when the ON control signal (VCONTROL) is applied to the two selector switches (SW1, SW2), the offset voltage produced by the first offset voltage generator added to the output signal from the first buffer amplifier (Buffer1) is coupled to the gate of the n-channel MOSFET (MB) of the at least one switch (SC1-SCN, SF1-SFM) and the offset voltage produced by the second offset voltage generator subtracted from the output signal from the first buffer amplifier (Buffer1) is coupled to the gate of the p-channel MOSFET (MA) of the at least one switch (SC1-SCN, SF1-SFM) and when the OFF control signal (VCONTROL) is applied to the two selector switches (SW1, SW2), the more negative of the outputs of the two buffer amplifiers (Buffer1, Buffer2) is coupled to the gate of the n-channel MOSFET (MB) and the more positive of the outputs from the two buffer amplifiers (Buffer1, Buffer2) is coupled to the p-channel MOSFET (MA) of the at least one switch (SC1-SCN, SF1-SFM).selectively applying a pair of drive signals (VCONN, VCONP) to the gates of the n-channel MOSFET (MB) and the p-channel MOSFET (MA);
changing an ON/OFF state of the at least one switch (SC1-SCN, SF1-SFM) and keeping the gate-source voltages of each MOSFET (MA, MB) within the gate-source breakdown limit of each MOSFET (MA, MB) by generating the drive signals (VCONN, VCONP) such that:
(a) in response to receiving an OFF control signal (VCONTROL), the drive signals (VCONN, VCONP) maintain the n-channel MOSFET (MB) gate voltage at or below the source voltage at all times and maintain the p-channel MOSFET (MA) gate voltage at or above the source voltage at all times; and
(b) in response to receiving an ON control signal (VCONTROL), the drive signals (VCONN, VCONP) maintain the n-channel MOSFET (MB) gate voltage above the source voltage by a constant offset voltage, supplied by a first offset voltage source (VOS1), at all times and maintain the p-channel MOSFET (MA) gate voltage below the source voltage by a constant offset voltage, supplied by a second offset voltage source (VOS2), at all times, the method further including:
receiving a control signal (VCONTROL) corresponding to the OFF and ON control signals at respective control terminals of a first and a second electronically-controlled selector switch (SW1, SW2), the control signal (VCONTROL) determining whether a first input terminal (1) of the first and second selector switches (SW1, SW2) or a second input terminal (3) of the first and second selector switches (SW1, SW2) is electrically coupled to an output terminal (2) of the respective selector switch (SW1, SW2);
buffering a first signal voltage (VSD1) appearing at a first one of the source or drain terminals of the coupled MOSFET pair (MA, MB) thereby generating a first buffered signal;
buffering a second signal voltage (VSD2) appearing at a second one of the source or drain terminals of the coupled MOSFET pair (MA, MB) thereby generating a second buffered signal;
generating a first offset voltage and applying the first offset voltage plus the first buffered signal to the second input terminal (3) of the first selector switch (SW1);
generating a second offset voltage and applying the second offset voltage minus the second buffered signal to the second input terminal (3) of the second selector switch (SW2);
producing a first output signal proportional to the more negative of the first buffered signal and the second buffered signal and applying the first output signal to the first input terminal (1) of the first selector switch (SW1);
producing a second output signal proportional to the more positive of the first buffered signal and the second buffered signal and applying the second output signal to the first input terminal (1) of the second selector switch (SW2); and
electrically coupling the first input terminal (1) of the first and second selector switches (SW1, SW2) or the second input terminal of the first and second selector switches (SW1, SW2) to the output terminal (2) of the respective selector switch (SW1, SW2) in accordance with the received control signal (VCONTROL).
mindestens einen Schalter (SC1-SCN, SF1-SFM), wobei jeder Schalter (SC1-SCN, SF1-SFM) jeweils einen n-Kanal MOSFET (MB) und einen p-Kanal MOSFET (MA) umfasst, die jeweils ein Gate haben, welches dafür konfiguriert ist, ein Steuersignal (CN) zum Ändern des EIN/AUS-Zustands jedes MOSFET (MA, MB) des jeweiligen Schalters (SC1-SCN, SF1-SFM) zu ändern, wobei der n-Kanal MOSFET (MB) und der p-Kanal MOSFET (MA) jeweils einen Source- und einen Drain-Anschluss enthalten, wobei der n-Kanal MOSFET (MB) und der p-Kanal MOSFET (MA) an ihren jeweiligen Source- und Drain-Anschlüssen parallel geschaltet sind, wodurch sie zwei Schalteranschlüsse (SD1, SD2) des jeweiligen Schalters (SC1-SCN, SF1-SFM) bilden; und
eine Steuerschaltung (SDC), welche so konfiguriert und angeordnet ist, dass sie wahlweise zwei Steuersignale (VCONN, VCONP) jeweils den Gates des n-Kanal MOSFET (MB) und des p-Kanal MOSFET (MA) jedes der Schalter (SC1-SCN, SF1-SFM) zuführt, um den EIN/AUS-Zustand des mindestens einen Schalters (SC1-SCN, SF1-SFM) zu ändern und die Gate-Source-Spannungen jedes der MOSFETs (MA, MB) innerhalb der Gate-Source-Durchbruch-Grenze jedes der MOSFESTs (MA, MB) zu halten, wobei die Steuerschaltung (SDC) so konfiguriert und angeordnet ist, dass sie die Steuersignale (VCONN, VCONP) derart erzeugt, dass:
(a) auf den Empfang eines AUS-Steuersignals (VCONTROL) hin, die Steuersignale (VCONN, VCONP) die Gate-Spannung des n-Kanal MOSFET (MB) jederzeit auf oder unter der Source-Spannung halten und die Gate-Spannung des p-Kanal MOSFET (MA) jederzeit auf oder unter der Source-Spannung halten; und
(b) auf den Empfang eines EIN-Steuersignals (VCONTROL) hin, die Steuersignale (VCONN, VCONP) die Gate-Spannung des n-Kanal MOSFET (MB) durch eine konstante Versatz-Spannung, welche durch eine erste Versatzspannungsquelle (VOS1) zugeführt wird, jederzeit oberhalb der Source-Spannung halten, und die Gate-Spannung des p-Kanal MOSFET (BA) durch eine konstante Versatz-Spannung, welche durch eine zweite Versatzspannungsquelle (VOS2) zugeführt wird, jederzeit unterhalb der Source-Spannung halten;
wobei die Steuerschaltung (SDC) umfasst:einen ersten und einen zweiten elektronisch gesteuerten Wahlschalter (SW1, SW2), wobei jeder Wahlschalter (SW1, SW2) einen ersten und einen zweiten Eingangsanschluss (1, 3) und einen Ausgangsanschluss (2) und einen Steueranschluss hat, wobei der Steueranschluss dafür konfiguriert ist, ein Steuersignal (VCONTROL) zu empfangen, welches dem AUS- oder dem EIN-Steuersignal entspricht, welches bestimmt, ob der erste Eingangsanschluss (1) oder der zweite Eingangsanschluss (3) mit dem Ausgangsanschluss (2) elektrische gekoppelt wird, und wobei die Steueranschlüsse der beiden Wahlschalter (SW1, SW2) miteinander gekoppelt sind;
(a) wobei ein erster Pufferverstärker (Buffer1) einen Eingangsanschluss hat, welcher mit einem ersten (SD1) der beiden Schalteranschlüsse (SD1, SD2) verbunden ist,
(b) wobei ein zweiter Pufferverstärker (Buffer2) einen Eingangsanschluss hat, welcher mit einem zweiten (SD2) der beiden Schalteranschlüsse (SD1, SD2) verbunden ist,
(c) wobei ein erster Versatzspannungsgenerator die erste Versatzspannungsquelle (VOS1) enthält und einen negativen Anschluss hat, welcher mit dem Ausgang des ersten Pufferverstärkers (Buffer1) gekoppelt ist, wobei der erste Versatzspannungsgenerator einen positiven Anschluss hat, welcher mit dem ersten Eingangsanschluss (3) des ersten elektronisch gesteuerten Wahlschalters (SW1) gekoppelt ist, und
(d) wobei ein zweiter Versatzspannungsgenerator die zweite Versatzspannungsquelle (VOS2) enthält und einen positiven Anschluss hat, welcher mit dem Ausgangsanschluss des ersten Pufferverstärkers (Buffer1) gekoppelt ist, und einen negativen Anschluss hat, welcher mit dem ersten Eingangsanschluss (3) des zweiten elektronisch gesteuerten Wahlschalters (SW2) gekoppelt ist;
eine Kleiner-Gleich-Schaltung (Block1) mit einem ersten Eingangsanschluss (In1) zum Empfangen eines ersten Eingangssignals und einem zweiten Eingangsanschluss (In2) zum Empfangen eines zweiten Eingangssignals sowie einem Ausgangsanschluss (Out) zum Erzeugen eines Ausgangssignals, welches proportional zu dem negativeren von erstem und zweitem Eingangssignal ist; und
eine Größer-Gleich-Schaltung (Block2) mit einem ersten Eingangsanschluss (In1) zum Empfangen des ersten Eingangssignals und einem zweiten Eingangsanschluss (In2) zum Empfangen des zweiten Eingangssignals, einem Ausgangsanschluss (Out) zum Erzeugen eines Ausgangssignals, welches proportional zu dem positiveren von drittem und viertem Eingangssignal ist;
wobei der Ausgangsanschluss des ersten Pufferverstärkers (Buffer1) mit dem ersten Eingangsanschluss (In1) der Kleiner-Gleich-Schaltung (Block1) und mit dem ersten Eingangsanschluss (In1) der Größer-Gleich-Schaltung (Block2) gekoppelt ist, der Ausgangsanschluss des zweiten Pufferverstärkers (Buffer2) mit dem zweiten Eingangsanschluss (In2) der Kleiner-Gleich-Schaltung (Block1) und mit dem zweiten Eingangsanschluss (In2) der Größer-Gleich-Schaltung (Block2) gekoppelt ist, der Ausgangsanschluss (Out) der Kleiner-Gleich-Schaltung (Block1) mit dem zweiten Eingangsanschluss (1) des ersten elektronisch gesteuerten Wahlschalters (SW1) gekoppelt ist und der Ausgangsanschluss (Out) der Größer-Gleich-Schaltung (Block2) mit dem zweiten Eingangsanschluss (1) des zweiten elektronisch gesteuerten Wahlschalters (SW2) gekoppelt ist, wobei, wenn den beiden Wahlschaltern (SW1, SW2) das EIN-Steuersignal (VCONTROL) zugeführt wird, die durch den ersten Versatzspannungsgenerator erzeugte, zu dem Ausgangssignal von dem ersten Pufferverstärker (Buffer1) addierte Versatzspannung an das Gate des n-Kanal MOSFET (MB) des mindestens einen Schalters (SC1-SCN, SF1-SFM) gekoppelt wird und die von dem zweiten Versatzspannungsgenerator erzeugte, von dem Ausgangssignal von dem ersten Pufferverstärker (Buffer1) subtrahierte Versatzspannung an das Gate des p-Kanal MOSFET (MA) des mindestens einen Schalters (SC1-SCN, SF1-SFM) gekoppelt wird, und wenn den beiden Wahlschaltern (SW1, SW2) das AUS-Steuersignal zugeführt wird, der negativere der Ausgänge der beiden Pufferverstärker (Buffer1, Buffer2) an das Gate des n-Kanal MOSFET (MB) gekoppelt wird und der positivere der Ausgänge der beiden Pufferverstärker (Buffer1, Buffer2) an das Gate des p-Kanal MOSFET (MA) des mindestens einen Schalters gekoppelt wird.wahlweises Zuführen zweier Steuersignale (VCONN, VCONP) zu den Gates des n-Kanal MOSFET (MB) und des p-Kanal MOSFET (MA);
Ändern des EIN/AUS-Zustands des mindestens einen Schalters (SC1-SCN, SF1-SFM) und Halten der Gate-Source-Spannungen jedes der MOSFETs (MA, MB) innerhalb der Gate-Source-Durchbruch-Grenze jedes der MOSFESTs (MA, MB), durch derartiges Erzeugen der Steuersignale (VCONN, VCONP), dass:
(a) auf den Empfang eines AUS-Steuersignals (VCONTROL) hin, die Steuersignale (VCONN, VCONP) die Gate-Spannung des n-Kanal MOSFET (MB) jederzeit auf oder unter der Source-Spannung halten und die Gate-Spannung des p-Kanal MOSFET (MA) jederzeit auf oder oberhalb der Source-Spannung halten; und
(b) auf den Empfang eines EIN-Steuersignals (VCONTROL) hin, die Steuersignale (VCONN, VCONP) die Gate-Spannung des n-Kanal MOSFET (MB) durch eine konstante Versatz-Spannung, welche durch eine erste Versatzspannungsquelle (VOS1) zugeführt wird, jederzeit oberhalb der Source-Spannung halten, und die Gate-Spannung des p-Kanal MOSFET (MA) durch eine konstante Versatz-Spannung, welche durch eine zweite Versatzspannungsquelle (VOS2) zugeführt wird, jederzeit unterhalb der Source-Spannung halten; wobei das Verfahren ferner enthält:
Empfangen eines Steuersignals (VCONTROL) entsprechend dem AUS- und dem EIN-Steuersignal an jeweiligen Steueranschlüssen eines ersten und eines zweiten elektronisch gesteuerten Wahlschalters (SW1, SW2), wobei das Steuersignal (VCONTROL) bestimmt, ob ein erster Eingangsanschluss (1) des ersten und des zweiten Wahlschalters (SW1, SW2) oder ein zweiter Eingangsanschluss (3) des ersten und des zweiten Wahlschalters (SW1, SW2) mit einem Ausgangsanschluss (2) des jeweiligen Wahlschalters (SW1, SW2) elektrisch gekoppelt wird;
Puffern einer ersten Signalspannung (VSD1), welche an einem ersten des Source- oder des Drain-Anschlusses des gekoppelten MOSFET-Paars (MA, MB) auftritt, wodurch ein erstes gepuffertes Signal erzeugt wird;
Puffern einer zweiten Signalspannung (VSD2), welche an einem zweiten des Source- oder des Drain-Anschlusses des gekoppelten MOSFET-Paars (MA, MB) auftritt, wodurch ein zweites gepuffertes Signal erzeugt wird;
Erzeugen einer ersten Versatzspannung und Zuführen der ersten Versatzspannung zusammen mit dem ersten gepufferten Signal zu dem zweiten Eingangsanschluss (3) des ersten Wahlschalters (SW1);
Erzeugen einer zweiten Versatzspannung und Zuführen der zweiten Versatzspannung zusammen mit dem zweiten gepufferten Signal zu dem zweiten Eingangsanschluss (3) des zweiten Wahlschalters (SW2);
Erzeugen eines ersten Ausgangssignals proportional zu dem negativeren von erstem gepufferten Signal und zweiten gepufferten Signal und Zuführen des ersten Ausgangssignals zu dem ersten Eingangsanschluss (1) des ersten Wahlschalters (SW1);
Erzeugen eines zweiten Ausgangssignals proportional zu dem positiveren von erstem gepufferten Signal und zweiten gepufferten Signal und Zuführen des zweiten Ausgangssignals zu dem ersten Eingangsanschluss (1) des zweiten Wahlschalters (SW2);
elektrisches Koppeln des ersten Eingangsanschlusses (1) des ersten und des zweiten Wahlschalters (SW1, SW2) oder des zweiten Eingangsanschlusses des ersten und des zweiten Wahlschalters (SW1, SW2) mit dem Ausgangsanschluss (2) des jeweiligen Wahlschalters (SW1, SW2) entsprechend dem empfangenen Steuersignal (VCONTROL).
au moins un commutateur (SC1-SCN, SF1-SFM), chaque commutateur respectif (SC1-SCN, SF1-SFM) incluant un MOSFET à canal n (MB) et un MOSFET à canal p (MA), chacun ayant une porte configurée pour recevoir un signal d'entraînement (CN) pour changer l'état allumé/éteint de chaque MOSFET (MA, MB) du commutateur respectif (SC1-SCN, SF1-SFM), dans lequel le MOSFET à canal n (MB) et le MOSFET à canal p (MA) incluent chacun une borne de source et une borne d'évacuation, dans lequel le MOSFET à canal n (MB) et le MOSFET à canal p (MA) sont connectés en parallèle à leurs bornes de source et d'évacuation respectives, formant de ce fait deux bornes de commutateur (SD1, SD2) dudit commutateur respectif (SC1-SCN, SF1-SFM) ; et
un circuit d'entraînement (SDC) configuré et agencé de manière à appliquer sélectivement une paire de signaux d'entraînement (VCONN, VCONP) aux portes du MOSFET à canal n (MB) et du MOSFET à canal p (MA) de chacun desdits commutateurs (SC1-SCN, SF1-SFM), respectivement, de manière à changer l'état allumé/éteint de l'au moins un commutateur (SC1-SCN, SF1-SFM) et à conserver les tensions de porte-source de chacun desdits MOSFET (MA, MB) au sein de la limite de claquage de porte-source de chacun desdits MOSFET (MA, MB), le circuit d'entraînement (SDC) étant configuré et agencé pour générer les signaux d'entraînement (VCONN, VCONP) de sorte que :
(a) en réponse à la réception d'un signal de commande éteint (VCONTROL), les signaux d'entraînement (VCONN, VCONP) maintiennent la tension de porte du MOSFET à canal n (MB) à ou en dessous de la tension source à tout moment et maintiennent la tension de porte du MOSFET à canal p (MA) à ou au-dessus de la tension source à tout moment ; et
(b) en réponse à la réception d'un signal de commande allumé (VCONTROL), les signaux d'entraînement (VCONN, VCONP) maintiennent la tension de porte du MOSFET à canal n (MB) au-dessus de la tension source par une tension décalée constante, fournie par une première source de tension décalée (VOS1), à tout moment et maintiennent la tension de porte du MOSFET à canal p (MA) en dessous de la tension source par une tension décalée constante, fournie par une seconde source de tension décalée (VOS2), à tout moment ;
dans lequel le circuit d'entraînement (SDC) comprend :des premier et second commutateurs de sélection à commande électronique (SW1, SW2), chaque commutateur de sélection (SW1, SW2) ayant des première et seconde bornes d'entrée (1, 3) et une borne de sortie (2) et une borne de commande, dans lequel la borne de commande est configurée pour recevoir un signal de commande (VCONTROL) correspondant aux signaux de commande éteint et allumé, respectivement, qui détermine si la première borne d'entrée (1) ou la seconde borne d'entrée (3) est électriquement couplée à la borne de sortie (2), et dans lequel les bornes de commande des deux commutateurs de sélection (SW1, SW2) sont couplées l'une à l'autre ;
(a) un premier amplificateur tampon (Buffer1) ayant une borne d'entrée connectée à une première (SD1) desdites deux bornes de commutateur (SD1, SD2),
(b) un second amplificateur tampon (Buffer2) ayant une borne d'entrée connectée à une seconde (SD2) desdites deux bornes de commutateur (SD1, SD2),
(c) un premier générateur de tension décalée incluant la première source de tension décalée (VOS1) et ayant une borne négative couplée à la sortie du premier amplificateur tampon (Buffer1), le premier générateur de tension décalée incluant une borne positive couplée à la première borne d'entrée (3) du premier commutateur de sélection à commande électronique (SW1), et
(d) un second générateur de tension décalée incluant la seconde source de tension décalée (VOS2) et ayant une borne positive couplée à la borne de sortie du premier amplificateur tampon (Buffer1) et une borne négative couplée à la première borne d'entrée (3) du second commutateur de sélection à commande électronique (SW2) ;
un circuit inférieur ou égal à (Block1) incluant une première borne d'entrée (In1) pour recevoir un premier signal d'entrée et une seconde borne d'entrée (In2) pour recevoir un second signal d'entrée, et une borne de sortie (Out) pour produire un signal de sortie proportionnel au plus négatif des premier et second signaux d'entrée ; et
un circuit supérieur ou égal à (Block2) incluant une première borne d'entrée (In1) pour recevoir ledit premier signal d'entrée et une seconde borne d'entrée (In2) pour recevoir ledit second signal d'entrée, une borne de sortie (Out) pour produire un signal de sortie proportionnel au plus positif des troisième et quatrième signaux d'entrée ;
dans lequel la borne de sortie du premier amplificateur tampon (Buffer1) est couplée à la première borne d'entrée (In1) du circuit inférieur ou égal à (Block1) et à la première borne d'entrée (In1) du circuit supérieur ou égal à (Block2), la borne de sortie du second amplificateur tampon est couplée à la seconde borne d'entrée (In2) du circuit inférieur ou égal à (Block1) et à la seconde borne d'entrée (In2) du circuit supérieur ou égal à (Block2), la borne de sortie (Out) du circuit inférieur ou égal à (Block1) est couplée à la seconde borne d'entrée (1) du premier commutateur de sélection à commande électronique (SW1), et la borne de sortie (Out) du circuit supérieur ou égal à (Block2) est couplée à la seconde borne d'entrée (1) du second commutateur de sélection à commande électronique (SW2), dans lequel lorsque le signal de commande allumé (VCONTROL) est appliqué aux deux commutateurs de sélection (SW1, SW2), la tension décalée produite par le premier générateur de tension décalée ajoutée au signal de sortie provenant du premier amplificateur tampon (Buffer1) est couplée à la porte du MOSFET à canal n (MB) de l'au moins un commutateur (SC1-SCN, SF1-SFM) et la tension décalée produite par le second générateur de tension décalée soustraite du signal de sortie provenant du premier amplificateur tampon (Buffer1) est couplée à la porte du MOSFET à canal p (MA) de l'au moins un commutateur (SC1-SCN, SF1-SFM), et lorsque le signal de commande éteint (VCONTROL) est appliqué aux deux commutateurs de sélection (SW1, SW2), la plus négative des sorties des deux amplificateurs tampons (Buffer1, Buffer2) est couplée à la porte du MOSFET à canal n (MB) et la plus positive des sorties des deux amplificateurs tampons (Buffer1, Buffer2) est couplée au MOSFET à canal p (MA) de l'au moins un commutateur (SC1-SCN, SF1-SFM).appliquer sélectivement une paire de signaux d'entraînement (VCONN, VCONP) aux portes du MOSFET à canal n (MB) et du MOSFET à canal p (MA) ;
changer un état allumé/éteint de l'au moins un commutateur (SC1-SCN, SF1-SFM) et conserver les tensions de porte-source de chaque MOSFET (MA, MB) au sein de la limite de claquage de porte-source de chaque MOSFET (MA, MB) en générant les signaux d'entraînement (VCONN, VCONP) de sorte que :
(a) en réponse à la réception d'un signal de commande éteint (VCONTROL), les signaux d'entraînement (VCONN, VCONP) maintiennent la tension de porte du MOSFET à canal n (MB) à ou en dessous de la tension source à tout moment et maintiennent la tension de porte du MOSFET à canal p (MA) à ou au-dessus de la tension source à tout moment ; et
(b) en réponse à la réception d'un signal de commande allumé (VCONTROL), les signaux d'entraînement (VCONN, VCONP) maintiennent la tension de porte du MOSFET à canal n (MB) au-dessus de la tension source par une tension décalée constante, fournie par une première source de tension décalée (VOS1), à tout moment et maintiennent la tension de porte du MOSFET à canal p (MA) en dessous de la tension source par une tension décalée constante, fournie par une seconde source de tension décalée (VOS2), à tout moment, le procédé incluant en outre :
recevoir un signal de commande (VCONTROL) correspondant aux signaux de commande éteint et allumé au niveau de bornes de commande respectives d'un premier et d'un second commutateur de sélection à commande électronique (SW1, SW2), le signal de commande (VCONTROL) déterminant si une première borne d'entrée (1) des premier et second commutateurs de sélection (SW1, SW2) ou une seconde borne d'entrée (3) des premier et second commutateurs de sélection (SW1, SW2) est électriquement couplée à une borne de sortie (2) du commutateur de sélection respectif (SW1, SW2) ;
tamponner une première tension de signal (VSD1) apparaissant au niveau d'une première des bornes de source ou d'évacuation de la paire de MOSFET (MA, MB) couplée, générant de ce fait un premier signal tamponné ;
tamponner une seconde tension de signal (VSD2) apparaissant au niveau d'une seconde des bornes de source ou d'évacuation de la paire de MOSFET (MA, MB) couplée, générant de ce fait un second signal tamponné ;
générer une première tension décalée et appliquer la première tension décalée plus le premier signal tamponné à la seconde borne d'entrée (3) du premier commutateur de sélection (SW1) ;
générer une seconde tension décalée et appliquer la seconde tension décalée moins le second signal tamponné à la seconde borne d'entrée (3) du second commutateur de sélection (SW2) ;
produire un premier signal de sortie proportionnel au plus négatif du premier signal tamponné et du second signal tamponné, et appliquer le premier signal de sortie à la première borne d'entrée (1) du premier commutateur de sélection (SW1) ;
produire un second signal de sortie proportionnel au plus positif du premier signal tamponné et du second signal tamponné, et appliquer le second signal de sortie à la première borne d'entrée (1) du second commutateur de sélection (SW2) ; et
coupler électriquement la première borne d'entrée (1) des premier et second commutateurs de sélection (SW1, SW2) ou la seconde borne d'entrée des premier et second commutateurs de sélection (SW1, SW2) à la borne de sortie (2) du commutateur de sélection respectif (SW1, SW2) conformément au signal de commande reçu (VCONTROL).
REFERENCES CITED IN THE DESCRIPTION
Patent documents cited in the description