Verfahren und Anordnung zur Steuerung und Regelung eines Motors mit permanentmagnetischem Läufer

Abstract

 Die Erfindung bezieht sich auf ein Verfahren und eine Anordnung zur Steuerung und Regelung eines Motors, insbesondere eines Reaktionsmotors für zeithaltende Geräte wie Uhren. Der Motor weist einen permanentmagnetischen Läufer mit mindestens einem Polpaar und einen Ständer mit zwei oder mehr Wicklungen auf, von denen mindestens eine mit Antriebsimpulsen beaufschlagt wird. Mit der zweiten oder einer zusätzlichen Wicklung wird die Läuferdrehzahl erfaßt und bei Absinken der Drehzahl unterhalb eines vorgebbaren Wertes ein Selbstanlauf zur stufenweisen oder quasi-kontinuierlichen Steigerung der Läuferdrehzahl durch zyklisches Umschalten und Umpolen derAntriebsimpulse von der ersten auf eine zweite Wicklung, die identisch sein kann mit der die Läuferdrehzahl erfassenden Wicklung, eingeleitet. Bei Erreichen einer festlegbaren Drehzahl wird der Selbstanlauf abgeschaltet und eine normale Drehzahlregelung eingeschaltet.

Beschreibung

[0001] Die Erfindung bezieht sich auf ein Verfahren zur Steuerung und Regelung eines Motors mit einem permanentmagnetischen Läufer gemäß dem Oberbegriff des Patentanspruchs 1 sowie auf eine Anordnung zur Durchführung dieses Verfahrens.

[0002] Als elektromechanische Wandler für zeithaltende Geräte wie Quartzuhren, die die untersetzte Quartzfrequenz auf eine Anzeigevorrichtung übertragen, dienen niederfrequente, elektromagnetisch erregte Schrittschaltwerke, erregte oder synchronisierte Schwingungssysteme, Schrittschaltmotoren und Synchronmotoren. Die Synchronmotoren werden selbstanlaufend oder nicht selbstanlaufend mit der Erregerfrequenz angetrieben. Derartige reaktive Synchronmotoren weisen mindestens eine Feldwicklung auf, die mit einer zur rotatorischen Bewegung des durch den Läufer erzeugten magnetischen Feldes synchronen Wechselspannung beaufschlagt wird. Selbstanlaufende Synchronmotoren haben den Nachteil einer hohen Leistungsaufnahme, was bei einem Batterieantrieb entweder zu einem häufigen Batteriewechsel oder zu groß dimensionierten Batterien führt. Beides ist insbesondere bei Uhren unerwünscht. Neben dem Nachteil der hohen Leistungsaufnahme haben selbstanlaufende Synchronmotoren den weiteren Nachteil, daß ein durch einen Polsprung verlorener Impuls nicht mehr einzuholen ist. Ein solches System kann die Anzahl der Umdrehungen in einer vorgegebenen Zeitspanne nicht konstant halten. Nicht selbstanlaufe Motoren können nach einem Stillstand während des Betriebes nicht mehr von selbst starten, sondern müssen mit Hilfe eines mechanischen Anwurfs des Läufers erneut gestartet werden. Zusätzlich muß bei Synchronmotoren, die angeworfen werden, auf eine genaue Einstellbarkeit des Zeigers geachtet werden.

[0003] Bei rotierenden Schrittschaltwerken (Schrittmotoren) wird die Bewegung eines permanentmagnetischen Läufers mit n-Polpaaren in einem durch wechsel- oder gleichgerichtete Stromimpulse erregten Ständerfeld um jeweils einen halben bzw. einen Polpaarschritt ausgenutzt. Schrittschaltmotoren mit permanentmagnetischem Läufer haben Dank des hohen Magnetfeldes ein relativ großes Drehmoment und einen hohen Wirkungsgrad und erlauben einen großen Schrittwinkel bei günstiger Dämpfung der Schrittbewegung.

[0004] Aus der Literaturstelle G. Glaser: "Quarzuhrentechnik" (Verlag Wilhelm Kempter KG, 1979, Seiten 142 - 161, insbesondere Seiten 153) ist eine Anordnung zur Phasenregelung zwischen einem Quartzoszillator und einem elektromechanischen Wandler (Motor) bekannt. Bei dieser bekannten Anordnung wird ein Phasenvergleich zwischen der Phase eines entsprechend heruntergeteilten Signals der vom Quartzoszillator abgegebenen Soll- frequenz und der Phase eines Signals der vom elektromechanischen Wandler abgegriffenen Istfrequenz durchgeführt. Jedem Wert der gemessenen Phasendifferenz entspricht eine bestimmte Energiezufuhr pro Periode des Motors. Damit stellt sich in Abhängigkeit von der Belastung des Motors eine stabile Phasenlage der Motorsignale in Bezug auf die Signale der Sollfrequenz ein. Die Synchronisierungssignale, d.h. die Sollfrequenzsignale, können über eine zusätzliche Synchronisierungsspule zugeführt oder direkt zusätzlich an die Antriebsspule angelegt oder über eine Schaltung zu den Antriebsimpulsen addiert werden. Eine andere, technisch günstigere Lösung ist die, die Phasenlage zwischen Wandler-und Synchronisierungssignalen über eine monostabile oder bistabile Kippstufe zu messen und die Impulsbreite der Antriebsimpulse zu steuern (Impulsbreitensteuerung).

[0005] Aufgabe der vorliegenden Erfindung ist es, ein Steuer- und Regelverfahren sowie eine Anordnung anzugeben, wonach ein reaktiver Motor mit permanentmagnetischem Läufer nach einem Stillstand während des Betriebes erneut von selbst anläuft und während des Normalbetriebes auf ein Gegendrehmoment mit einer entsprechenden Erhöhung der Antriebsleistung reagiert und dabei mit geringstmöglicher Leistungsaufnahme auskommt und selbst bei erheblich abgesunkener Versorgungsspannung einen einwandfreien Betrieb bei großer Regelgenauigkeit und -schnelligkeit sicherstellt. Diese Aufgabe wird erfindungsgemäß durch ein Verfahren gelöst, das durch die im Kennzeichen des Patentanspruchs 1 aufgeführten Merkmale bestimmt ist.

[0006] Weiterführende Merkmale des erfindungsgemäßen Steuer- und Regelverfahrens sind in den Kennzeichen der Patentansprüche 2 bis 13 enthalten. Eine Anordnung zur Durchführung des erfindungsgemäßen Steuer- und Regelverfahrens ist durch die Merkmale der Patentansprüche 14 und 23 gekennzeichnet.

[0007] Weitere günstige Ausgestaltungen der Erfindung sind den Patentansprüchen 15 bis 22 und 24 bis 36 zu entnehmen.

[0008] Die erfindungsgemäße Lösung stellt einen Selbstanlauf des Motors in einer einzigen Richtung nach Stillstand des Motors oder einer in Folge starken Drehmoments an der Welle des Läufers erheblich verringerten Drehzahl durch Umschalten des Nominallaufbetriebes auf einen Selbstanlaufbetrieb mit einer oder mehreren vorgebbaren Frequenzen sicher und gewährleistet im Nominalbetrieb eine einwandfreie Drehzahlregelung des Motors mit vernachlässigbarer Totzeit nach Auftreten eines Gegendrehmoments, wobei der Leistungsbedarf des Motors im Normalbetrieb äußerst gering ist und eine einwandfreie Funktion, auch bei stark herabgesetzter Versorgungsspannung, sichergestellt ist. Die Lösung ist daher universell bei Uhren mit kleinem bis großem Gegendrehmoment, d.h. für kleine Armband- oder Tischuhren bis zu großen Wanduhren, anwendbar und stellt eine erhebliche Verlängerung der Lebensdauer der Batterie einer batteriebetriebenen Uhr sicher.

[0009] Anhand eines in der Zeichnung dargestellten Ausführungsbeispieles des Erfindungsgegenstandes soll-der der Erfindung zugrunde liegende Gedanke näher erläutert werden.

[0010] Es zeigen:

Fig. 1 eine schematische Darstellung eines reaktiven Motors mit der gesamten Steuer- und Regelanordnung,

Fig. 2 eine detaillierte Darstellung der einzelnen Steuer-und Regelkreisglieder,

Fig. 3, 4, 5 zeitliche Darstellungen der Impulse und Signale nach den Fig. 1 und 2,

Fig. 6 eine vereinfachte Wicklungsanordnung des reaktiven Motors,

Fig. 7 eine zeitliche Darstellung der Impulse und Signale bei der Anwendung der vereinfachten Wicklungsanordnung,

Fig. 8 ein Blockschaltbild der Steuer- und Regelanordnung für einen reaktiven Motor mit Selbstanlauf und besonders geringer Leistungsaufnahme,

Fig. 9 eine zeitliche Darstellung der Impulse und Signale bei Anwendung einer Anordnung gemäß Fig. 8,

Fig. lo ein Blockschaltbild einer abgewandelten Steuer- und Regelanordnung für einen reaktiven Motor mit Selbstanlauf,

Fig. 11 ein detailliertes Schaltbild der Steuer- und Regelanordnung für einen reaktiven Motor mit Selbstanlauf gemäß Fig. lo,

Fig. 12 die schematische Darstellung eines aus einer Anzahl von x-Flip-Flops bestehenden Schieberegisters,

Fig. 13 ein detailliertes Schaltbild der Steuer- und Regelanordnung für einen reaktiven Motor mit Selbstanlauf gemäß Fig. 11 und

Fig. 14 eine zeitliche Darstellung der Impulse und Signale entsprechend der Anordnung nach Fig. 13.

[0011] In Fig. 1 ist schematisch ein reaktiver Motor 2 dargestellt, der einen Läufer 21 mit durch Permanent-Magnete gebildeten Polen und einen nicht näher dargestellten Ständer mit zwei Wicklungen 22, 23 aufweist. Wird eine der beiden Wicklungen 22, 23 mit Impulsen beaufschlagt, so läßt sich der Läufer 21 auf eine der Polpaarzahl und der Frequenz entsprechende Drehzahl bringen. Die Umdrehungen des Läufers 21 werden für die Anwendung in zeithaltenden Geräten, wie Uhren, über eine Welle und ein Getriebe auf ein Anzeigesystem übertragen, welches beispielsweise eine Analoganzeige mittels mehrerer Zeiger und einem Ziffernblatt ermöglicht.

[0012] Für die Erfassung der Drehzahl n und zur Abgabe einer drehzahlproportionalen Spannung U_n für die Drehzahlregelung im Nominalbetrieb bzw. als Kriterium zur Einleitung des Selbstanlaufbetriebes ist eine Einrichtung 24 vorgesehen, die beispielsweise aus einer optoelektronischen, magnetischen oder gleichwertigen Einrichtung bestehen kann. In einfacher Weise kann aber auch die zweite Wicklung 23 des Ständers als Sensorwicklung verwendet werden, da sie ebenso wie die erste Wicklung 22 im Einflußbereich der Magnetlinien der Pole des Läufers 21 liegt. Bei der Rotation des Läufers 21 schneiden die Magnetfeldlinien der Pole periodisch die zweite Wicklung 23, wodurch an den Wicklungsenden eine der Drehzahl n'des Läufers 21 proportionale, sinusförmige Spannung U_n mit Nulldurchgöngen, das sogenannte Sensorsignal ansteht.

[0013] Diese drehzahlproportionale Spannung U_n wird zusammen mit zwei Vergleichsspannungen U_r, U_s an die Eingänge eines Vergleichsgliedes 4 gelegt, wo das Sensorsignal in zwei Rechteckimpulse für die Drehzahlregelung bzw. für die Einleitung des Anlaufbetriebes umgesetzt wird, deren senkrechte Flanken an Schnittstellen mit den konstanten Vergleichsspannungen U_r, U_s liegen. Die im wesentlichen rechteckförmigen Ausgangssignale v, i des Vergleichsgliedes 4 sind an die Eingänge eines aus zwei Teilstufen 51, 52 aufgebauten Entstör- und Verzögerungsgliedes 5 gelegt, das zusätzlich mit einer Taktfrequenz f₄ beaufschlagt ist. Dieses Entstör- und Verzögerungsglied 5 gibt für den Nominalbetrieb Istwertfrequenz-Impulse I, i an eine Regeleinrichtung für den Nominalbetrieb 6 und für die gegebenenfalls erforderliche Einleitung des Selbstanlaufbetriebes Selbstanlaufsignale V an eine nachgeschaltete Selbstanlaufstufe 8 ab.

[0014] Der Regeleinrichtung für den Nominalbetrieb 6 werden neben den Istwertfrequenz-Impulsen I, 1 von der Selbstanlaufstufe 8 abgegebene Sollwertfrequenz-Impulse f₂, f₂- zugeführt und am Ausgang zwei verschiedene Nominallauf-Impulse Ho⁺, Ho^- abgegeben

[0015] Der Selbstanlaufstufe 8 werden neben dem Selbstanlaufsignal V zusätzlich eine oder mehrere voneinander.verschiedene Frequenzsignale f_onz sowie ein vorgebbares Signal N eingegeben. Das vorgebbare Signal N wird in einem Wartezeitglied 7 erzeugt, das aus einer oder mehreren Verzögerungsstufen steht. Der ersten Verzögerungsstufe wird ein Frequenzsignal f₃ eingegeben; während die Reset-Eingänge aller Verzögerungsstufen synchron in Abhängigkeit vom Selbstanlaufsignal V und vom Umschaltsignal β zurückgesetzt werden.

[0016] Von der Selbstanlaufstufe 8 werden neben dem Umschaltsignal β,β zwei Impulsfolgen f₁, f₁ sowie f₂, f₂ zusammen mit den von der Regeleinrichtung für den Nominalbetrieb 6 abgegebenen Nominallaufimpulsen Ho⁺, Ho einer nachgeschalteten Ansteuerlogik 9 zugeführt, an deren Ausgängen Impulsfolgen T_n zur Ansteuerung von Schaltern einer nachgeschalteten Schaltstufe 3, die sowohl mit einer Spannungsquelle +U_B, -U_B als auch mit den Wicklungen 22, 23 des reaktiven Motors 2 verbunden ist, wobei die Schaltstufe 3 die Wicklungen 22, 23 des reaktiven Motors 2 mit dem einen oder anderen Pol der Spannungsquelle +U B, -U_B verbindet.

[0017] Der gesamten Anordnung ist ein Generator zugeordnet, der einen Schwingquartz 1 und einen Frequenzteiler 11 aufweist, an dem Rechteck-Impulse mit den Frequenzen f₃, f₄ und f_onz anstehen, die an den vorgenannten Stellen den entsprechenden Anordnungsteilen zugeführt werden.

[0018] Die der Fig. 2 zu entnehmende detaillierte Darstellung der Steuer-und Regelkreisanordnung zeigt in strichpunktierter Einfassung die in Fig. 1 dargestellten Elemente.

[0019] Das Vergleichsglied enthält zwei Komparatoren 41 und 42, deren positive Eingänge an das eine Ende der zweiten Wicklung 23 angeschlossen sind. Während der negative Eingang des ersten Komparators 41 an die eine Referenzspannung U_s angeschlossen ist, ist der negative Eingang des zweiten Komparators 42 an die andere Referenzspannung U und an das andere Wicklungsende der zweiten Wicklung 23 angeschlossen. Die Ausgänge der beiden Komparatoren 41 und 42 mit den Signalen v und i sind getrennt auf eine der beiden Teilstufen 51 und 52 der Entstör-und Verzögerungsstufe 5 geführt.- Jede der beiden Teilstufen 51 und 52 enthält 4 in Reihe geschaltete, getaktete Flip-Flops D 1 bis D 4 bzw. D 5 bis D 8, deren Takteingänge C synchron mit einer festlegbaren Frequenz f₄, in diesem Fall einer Frequenz von lo24 Hz, beaufschlagt sind. Der Eingang des jeweils ersten getakteten Flip-Flops D 1 bzw. D 5 ist mit dem Ausgang des ersten bzw. zweiten Komparators 41 bzw. 42 verbunden. Die Ausgänge Q der getakteten Flip-Flops D 1 bis D 3 bzw. D 5 bis D 7 sind jeweils mit dem Eingang des nachfolgenden getakteten Flip-Flops D 2 bis D 4 bzw. D 6 bis D 8 verbunden. Der Ausgang des jeweils letzten Flip-Flops D 4 bis D 8 ist an den einen Eingang eines nachgeschalteten ersten NAND-Gatters G 1 bzw. G 5 gelegt, an deren anderen Eingang der Ausgang des jeweils ersten getakteten Flip-Flops D 1 bzw. D 5 angeschlossen ist. An die Eingänge eines zweiten NAND-Gatters G 2 bzw. G 6 sind die negierten Ausgänge Q des ersten bzw. des letzten getakteten Flip-Flops D 1 bzw. D 4 und D 5 bzw. D 8 angeschlossen.

[0020] Die Ausgänge dieser beiden ersten NAND-Gatter G 1, G 2 bzw. G 5, G 6 sind an den Eingang eines dritten bzw. vierten NAND-Gatters G 3, G 4 bzw. G 7, G 8 gelegt, deren anderer Eingang jeweils mit dem Ausgang des jeweils anderen NAND-Gatters G 4, G 3 bzw. G 8, G7 verbunden ist. Das Ausgangssignal V der ersten Entstör- und Verzögerungsstufe 51, das identisch ist mit dem Ausgangssignal des dritten NAND-Gatters G 3,wird an den Eingang der nachgeschalteten Selbstanlaufstufe 8 angeschlossen. Die Ausgangssignale I, 1 der zweiten Entstör- und Verzögerungsstufe 53, die identisch sind mit den Ausgangssignalen des dritten und vierten NAND-Gatters G 7, G 8 dieser Stufe, sind mit der nachgeschalteten Regeleinrichtung für den Nominalbetrieb 6 verbunden.

[0021] Die Regeleinrichtung für den Nominalbetrieb 6 weist ebenfalls zwei getrennte Regeleinrichtungen 61 und 62 für die Nominallaufimpulse Ho⁺, Ho^- auf. Jede dieser Regeleinrichtungen 61 und 62 enthält zwei D-Flip-Flops D_R1, ^D_R2 bzw. D_R3, D_R4, zwei NOR-Gatter G 12, G 13 bzw. G 14, G 15, die in der Weise miteinander verknüpft sind, daß die negierten Ausgänge ^Q der beiden D-Flip-Flops D_R1, ^DR2 und D_R3, ^D_R4 über das erste NOR-Gatter G 12 bzw. G 14 zusammengefaßt und an die Reset-Eingänge der beiden D-Flip-Flops D_R1, D_R2 und D_R3, D_R4 gelegt sind. Der negierte Ausgang Q des ersten D-Flip-Flops D_R1 bzw. D_R3 und der Ausgang des zweiten D-Flip-Flops D_R2 bzw D_R4 sind zusammen mit dem Ausgangssignal I, 1 der zweiten Entstör- und Verzögerungsstufe 52 an die drei Eingänge des zweiten NOR-Gatters G 13 bzw. G 15 angeschlossen. Die Ausgänge dieser beiden NOR-Gatter G 13 bzw. G 15 sind mit zwei Eingängen der Ansteuerlogik 9 verbunden. Die Eingänge der vier D-Flip-Flops D_R1 - D_R4 sind an positives Potential angeschlossen, während die Takteingänge C_k des jeweils ersten D-Flip-Flops D_R1 bzw. D_R3 mit der abfallenden bzw. ansteigenden Flanke einer von der Selbstanlauf- stufe 8 vorgegebenen Frequenz f₂ bzw. f2 beaufschlagt sind. Der Takteingang C_k des jeweils zweiten D-Flip-Flops D_R3 bzw. D_R4 ist mit der ansteigenden bzw. abfallenden Flanke I, 1 der am Ausgang der zweiten Entstör- und Verzögerungsstufe 52 anstehenden Impulse beaufschlagt.

[0022] Die Selbstanlaufstufe 8 enthält die Reihenschaltung von drei T-Flip-Flops T_R4, T_R5, T_R6, deren negierte Ausgänge Q Signale P, R, S abgeben und auf den Eingang des jeweils nachgeschalteten T-Flip-Flops TR 4, TR 5 und TR 6 geschaltet sind. Der Eingang des ersten T-Flip-Flops TR 4 ist mit dem Ausgang des Wartezeitgliedes 7, das ein Signal N abgibt, verbunden. Die Reset-Eingänge R der drei T-Flip-Flops TR 4 bis TR 6 sind gemeinsam an den Ausgang einer Schaltung, die aus drei NOR-Gattern G 9 bis G 11 besteht, angeschlossen. Die Eingänge des ersten NOR-Gatters G 9 sind sowohl mit dem negierten Ausgang Q des dritten T-Flip-Flops T_R6 als auch mit dem vom Wartezeitglied 7 abgegebenen vorgebbaren Signal N beaufschlagt. Ein Eingang des zweiten NOR-Gatters G lo ist mit dem Ausgang des ersten NOR-Gatters G 9 verbunden, während der zweite Eingang mit dem von der ersten Entstör- und Verzögerungsstufe 51 abgegebenen Selbstanlaufsignal V beaufschlagt ist.

[0023] Das dritte NOR-Gatter G 11 ist sowohl mit dem Ausgang des zweiten NOR-Gatters G lo verbunden als auch mit dem von der Selbstanlaufstufe 8 abgegebenen Umschaltsignal β beaufschlagt. Des weiteren sind in der Selbstanlaufstufe 8 vier UND-Gatter G 3o bis G 33 vorgesehen, an deren Eingänge vorgegebene Frequenzsignal f_olz, f_o2z, f_o3z, im Ausführungsbeispiel 16, 32 und 64 Hz, die Ausgangssignale P und R sowie mittels zweier NAND-Gatter G 28, G 29 die negierten Ausgangssignale P, R des ersten und zweiten T-Flip-Flops T_R4 und T_R5, das Umschaltsignal β sowie das negierte Umschaltsignal P in folgender Weise gelegt sind:

erstes Gatter G 3₀: β (negiert) und f_o3z (64Hz)

zweites Gatter _{G 31:} β, P, _R und f_olz (16Hz)

drittes Gatter G 32: β, P, R und f_o2z (32Hz)

viertes Gatter G 33: β, R und f_o3z (64Hz)

[0024] Die Ausgänge der vier UND-Gatter G 3o bis G 33 sind über ein NOR-Gatter G 34 zusammengefaßt, an dessem Ausgang eine Impulsfolge f_o ansteht, die an den Takteingang C_k eines nachgeschalteten D-Flip-Flops 82 gelegt ist, das zusammen mit einem zweiten D-Flip-Flop 83 eine Frequenz-Untersetzerstufe bildet. Bei beiden D-Flip-Flops 82 und 83 ist der negierte Ausgang Q mit dem Eingang D₉ bzw. D₁₀ verbunden. Der Ausgang Q des ersten D-Flip-Flops 82 ist mit dem Takteingang des zweiten D-Flip-Flops 83 verbunden. An den Ausgängen Q und den negierten Ausgängen Q der beiden D-Flip-Flops 82 und 83 stehen die untersetzten Frequenzfolgen fl, f1 sowie f2 und f2 an. An den Eingängen eines weiteren Flip-Flops 81 der Selbstanlaufstufe 8 sind das negierte Ausgangssignal S des dritten T-Flip-Flops T_R6 und das Ausgangssignal eines weiteren NOR-Gatters 36 angelegt, an dem das negierte Ausgangssignal S und das von dem Wartezeitglied 7 abgegebene Signal N zusammengefaßt sind. Am Ausgang dieses Flip-Flops 81, das im Ausführungsbeispiel aus zwei NOR-Gattern G 26 und G 27 zusammengesetzt ist, stehen das Umschaltsignal sowie das negierte Umschaltsignal an.

[0025] Das Wartezeitglied 7 besteht im Ausführungsbeispiel aus drei Verzögerungsstufen TR 1 bis TR 3, deren Reset-Eingänge R gemeinsam mit den Reset-Eingängen der T-Flip-Flops der Selbstanlaufstufe 8 an den Ausgang des Gatters G 11 gelegt sind. Am Eingang der ersten Verzögerungsstufe T_R1 ist eine Frequenz f 3, im Ausführungsbeispiel 16 Hz, gelegt, während die Ausgänge Q der ersten und zweiten Verzögerungsstufe TR 1 und TR 2 mit den Eingängen der nachfolgenden Verzögerungsstufe verbunden sind und am Ausgang der dritten Verzögerungsstufe TR 3 das Signal N ansteht.

[0026] Die Ausgangssignale p , β, f1, fl und f2, f2 der Selbstanlaufstufe 8 und die Ausgangssignale Ho sowie H6 der Regeleinrichtung für den Nominalbetrieb 6 werden in der nachgeschalteten Ansteuerlogik 9 mittels 6 UND-Gatter G 2₀ - G 25, deren Ausgänge an vier weitere UND-Gatter G 16 - G 19 angeschlossen sind in der Weise miteinander verknüpft, daß sie der folgenden Wahrheitstabelle genügen:

bedeutet.

[0027] Die Ausgänge T 5 bis T 8 der NAND-Glieder G 16 bis G 19 dienen zur Ansteuerung von acht Schaltern S 1 - S 8 einer Schaltstufe 3, deren Schaltanschlüsse in zyklischer Vertauschung jeweils an dem positiven oder negativen Batterieanschluß +U_BATTund -U_BATTsowie dem einen oder anderen Wicklungsende der ersten oder zweiten Wicklung 22 oder 23 des reaktiven Motors 2 angeschlossen sind. Dabei steuert jeweils ein Ausgangssignal T 5 - T 8 zwei Schalter an, die an dem einen oder anderen Batteriepol und an dem einen oder anderen Wicklungsende einer der beiden Wicklungen 22 oder 23 angeschlossen sind. Die in der Schaltstufe angeordneten Dioden D 1 - D 8 sind den beiden Wicklungen 22 und 23 so parallel geschaltet, daß die in den Wicklungen gespeicherte magnetische Energie nach Abschalten der Schalter S 1 bis S 8 an die speisende Batterie zurückgeliefert werden kann.

[0028] Die Umdrehungen des Motorläufers 21 werden über eine nicht näher dargestellte Welle auf ein Getriebe und von diesem über eine weitere Welle auf ein Anzeigesystem übertragen, welches beispielsweise eine Analoganzeige mittels mehrerer Zeiger und einem Ziffernblatt ermöglicht.

[0029] Die Funktionsweise des erfindungsgemäßen Verfahrens und der erfindungsgemäßen Anordnung soll nachstehend anhand der zeitlichen Darstellungen der einzelnen Signale in den Figuren 3 und 4 erfolgen.

[0030] In Fig. 3 sind die zeitlichen Verläufe der Spannungen an der zweiten Wicklung 23, die konstanten Referenzspannungen U_r und U sowie die Ausgangssignale v und i der beiden Komparatoren 41 und 42 dargestellt. Bei der Rotation des Läufers 21 schneiden die Magnetlinien der Pole N und S periodisch die Magnetfeldlinien der zweiten Arbeitswicklung 23, wodurch eine sinusförmige Spannung U_W mit Nulldurchgängen, das sogenannte Sensorsignal, erzeugt wird. Durch Vergleich mit den Referenzspannungen U_r und U_s in den beiden Komparatoren 41 und 42, die auch als Impulsformer bezeichnet werden können, wird das Sensorsignal in Rechteckimpulse umgesetzt, deren senkrechte Flanken an den Schnittpunkten des Sensorsignals mit den Referenzspannungen U_r und U liegen.

[0031] In den Bereichen, wo das Sensorsignal U_W größer als die jeweilige Referenzspannung U_r bzw. U ist, wird ein Rechtecksignal v bzw. i abgegeben. Die Komparatoren 41 und 42 digitalisieren daher das Sensorsignal, so daß die Ausgangssignale v und i am Ausgang der beiden Komparatoren 41 und 42 wie in Fig. 3 dargestellt aussehen. Das Signal v ist H (für hohes Potential) nur wenn das Sensorsignal U_W größer als die Referenzspannung U _s ist. Damit kann zum Beispiel gemeldet werden, wenn die Rotordrehzahl unter einer der Referenzspannung U entsprechenden Drehzahl absinkt. Diese Referenzspannung dient aber auch als erhöhter Störpegelabstand, so daß eventuelle Störungen in der zweiten Wicklung 23, die kleiner als die Referenzspannung U sind, nicht in dem Ausgangssignal v am Ausgang des ersten Komparators 41 erscheinen. Die digitalisierten Ausgangssignale v und i der Komparatoren 41 und 42 werden auf die Eingänge der nachgeschalteten Entstör- und Verzögerungsstufen 51 und 52 gegeben, die auf der Basis einer Zeitverzögerung arbeiten. Nur für Zustände (L) und (H), die länger dauern als eine Zeitspanne

t wird ein Wechsel in dem Signal nach der betreffenden Entstör- und Verzögerungsstufe 51 bzw. 52 erscheinen (V bzw. I), so daß Störimpulsspitzen in der Form L - H - L oder H - L - H in den Ausgangssignalen v und i, die kürzer als die genannte Zeitspanne

t durch das betreffende Entstör- und Verzögerungsglied 51 bzw. 52 nicht weitergeleitet werden. Das Entstör- und Verzögerungsglied 51 bzw. 52 wirkt gleichzeitig als Verzögerungsglied zwischen den Signalen v und V bzw. i und I.

[0032] Die Verzögerung zwischen den Eingangssignalen v und i der Entstör- und Verzögerungsstufen 51 bzw. 52 und den Ausgangssignalen V und I bzw. 1 bietet Vorteile bei der Optimierung der Steuerimpulseinstellung gegenüber der ersten Wicklung 22 sowie für den Nominallaufbetrieb.

[0033] In Fig. 4 sind von oben nach unten folgende Signale dargestellt:

a) drei an unterschiedlichen Stellen der dem Quartzoszillator 1 nachgeschalteten Frequenz-Teiler-Kette 11 abgegriffene Frequenzsignale f_olz bis ^f_o3z

b) die am Ausgang der ersten Entstör- und Verzögerungsstufe 51 anstehenden Signale V bzw. das als Resetsignal für die Selbstanlaufstufe 8 dienende Signal V

c) die an den Ausgängen der T-Flip-Flops des Wartezeitgliedes 7 anstehenden Signale Qi bis Q3, wobei das Ausgangssignal Q3 des dritten T-Flip-Flops dem Signal N entspricht.

d) die Ausgangssignale P, R, S der drei T-Flip-Flops der Selbstanlaufstufe 8

e) das Umschaltsignal β für die Einleitung des Selbstanlaufbetriebes, das vom NOR-Gatter G 34 der Selbstanlaufstufe 8 abgegebene Signal f_o sowie die von der Selbstanlaufstufe abgegebenen Signale f₁ und ^f2

f) die Signale U_w1 und U_w2 an den Wicklungen 22 und 23 des Motors 2.

[0034] Aus dieser zeitlichen Darstellung der einzelnen Signale ergibt sich im Zusammenhang mit der Schaltungsanordnung nach Fig. 2 folgende Funktionsweise:

[0035] Sinkt die Drehzahl des Läufers 21 des Motors 2 unter eine bestimmte Grenze, so daß das Ausgangssignal V der ersten.Entstör- und Verzögerungsstufe 51 eine gewisse Zeitspanne nicht mehr auf H (für hohes Potential) kommt, bleibt während dieser Zeitspanne der gemeinsame Reset-Eingang_.R der T-Flip-Flops TR 1 bis TR 6 des Wartezeitgliedes und der Selbstanlaufstufe 8 auf L (für niedriges Potential). Dabei ist vorauszusetzen, daß das Umschaltsignal ß im normalen Betrieb vom vorangegangenen Zustand her (L) war und wenigstens eines der beiden Ausgangssignale N oder S des jeweils dritten T-Flip-Flops TR 3 bzw. TR 6 des Wartezeitgliedes 7 bzw. der Selbstanlaufstufe 8 H war. Bleibt das Signal V während einer Zeitspanne t₁ im Zustand L, zum Beispiel weil der Läufer 21 des Motors 2 sich nicht mehr bewegt, wird der Ausgang N des dritten T-Flip-Flops TR 3 des Wartezeitgliedes 7 in den Zustand L gesetzt und setzt seinerseits das T-Flip Flop 81, so daß das Ums_chaltsignal β in den Zustand H und das negierte Umschaltsignal ß in den Zustand L gesetzt wird. Nachdem f3 H geworden ist und solange das Umschaltsignal in diesem Zustand verbleibt, wird ein Setzen auf Null der T-Flip-Flops TR 1 bis TR 6 verhindert, da der Ausgang des NOR-Gatters 11, d.h. das Reset-Signal für die T-Flip-Flops TR 1 bis TR 6, wegen β = H im Zustand L verbleibt. Solange das Umschaltsignal ß im Zustand H bleibt dauert der Selbstanlaufbetrieb nach dem Prinzip eines Schrittmotors mit zwei Wicklungen an. Während dieser Zeit nimmt das von dem NOR-Gatter G 34 in der Selbstanlaufstufe 8 abgegebene Frequenzsignal f abhängig von dem Zeitpunkt innerhalb des Bereiches, wo das Umschaltsignal β = H ist, verschiedene Werte an. Die verschiedenen Bereiche 1Z, 2Z und 3Z werden mit Hilfe der T-Flip-Flops TR 4 bis TR 6 und der Gatter G 28 bis G 34 aus den zugeführten Frequenzsignalen f_olz- f_o3z erzeugt. So beträgt das Ausgangssignal f im Bereich 1Z zum Beispiel 16 Hz, im Bereich 2Z 32 Hz und im Bereich 3Z 64 Hz. Die Zeitdauer dieser Bereiche ist von der dem ersten T-Flip-Flop TR 1 des Wartezeitgliedes 7 zugeführten Frequenz f 3 und von der Anzahl der T-Flip-Flops der Kette TR 1 bis TR 6 abhängig. Mit der veränderlichen Frequenz f wird in den nachgeschalteten Frequenz-Untersetzerstufen 82 und 83 die Fre- q_uenz f₁ bzw. _f2 erzeugt, die die halbe Frequenz bzw. ein Viertel der Frequenz des Signals f_o gemäß Fig. 4 aufweisen. Die Frequenzen f₁ und f₂ werden zusammen mit dem Umschaltsignal β bzw. dem negierten Umschaltsignal β der nachgeschalteten Ansteuerlogik 9 eingegeben, wo sie mit Hilfe der NAND-Gatter G 16 - G 25 in dem Bereich, wo das Umschaltsignal β = H ist,die Schalter S 1 bis S 8 des Schaltgliedes 3 in der Weise ansteuern, daß die obengenannte Schalttabelle für die Schalter S 1 - S 8 erfüllt ist. Diese Einschaltlogik für die Schalter S 1 bis S 8 hat die in Fig. 4f wiedergegebene Impulsfolge für die Wicklungen 22 und 23 des Motors 2 zum Ergebnis, deren Frequenz zum Beispiel im Bereich 1Z 4 Hz, im Bereich 2Z 8 Hz und im Bereich 3Z 16 Hz beträgt. Diese Selbstanlaufsteuerung erhöht die Drehzahl des Läufers 21 von zum Beispiel 0 auf 8 Umdrehungen pro Sekunde, da die Impulsreihe mit der Frequenz von 16 Hz bei einem Läufer mit 2 Polpaaren die Drehzahl von 8 Umdrehungen pro Sekunde erzeugt. Die Umschaltzeitpunkte sind in der zeitlichen Darstellung der Fig. 4 mit t_N für die Einleitung des Selbstanlaufbetriebes, tp für die Umschaltung vom ersten Bereich 1Z auf den zweiten Bereich 2Z, t_R für die Umschaltung vom zweiten Bereich 2Z auf den dritten Bereich 3Z und mit t_s für die Umschaltung vom Selbstanlaufbetrieb auf den Nominallaufbetrieb bezeichnet.

[0036] Wird das Ausgangssignal S des dritten T-Flip-Flops TR 6 der Selbstanlaufstufe 8 am Ende des dritten Bereiches 3Z in den Zustand L gesetzt, wird das Flip-Flop 81 mit dem Umschaltsignal β auf L und dem negierten Umschaltsignal β auf H gesetzt, was eine Änderung des bisherigen Selbstanlaufbetriebes in den Nominallaufbetriebbedeutet. Im Nominallaufbetrieb dient die zweite Wicklung 23 des Motors 2 als Steuerspule oder als "Pick-up"-Spule, deren Ausgangssignale zu den Signalen V und I,wie oben beschrieben, führen. Während des Nominallaufbetriebes gilt die in der Einschalt-Tabelle für die Schalter S1 bis S8 angegebene Logik für den Bereich ß= L.

[0037] Die Nominalbetriebsregelung, nachstehend im Zusammenhang mit der in Fig. 2 dargestellten und beschriebenen Regelungseinrichtung für den Nominalbetrieb 61 und 62 wird anhand der zeitlichen Darstellung in der Fig. 5 näher erläutert.werden. In dieser Fig. 5 sind in zeitlicher Abhängigkeit folgende Signale von oben nach unten dargestellt:

a) die von der Selbstanlaufstufe 8 abgegebene Soll-Frequenz f₂

b) die an der nunmehr als Steuerwicklung dienenden zweiten Wicklung 23 abgegriffene Spannung U_wl (31 gegen 1 in Fig. 2)

c) die am Ausgang des zweiten Komparators 42 anstehende digitalisierte Spannung i sowie das daraus abgeleitete, am Ausgang der zweiten Entstör- und Verzögerungsstufe 52 anstehende und um die Zeitspanne

t gegenüber dem Signal i verschobene Signal I

d) die Nominallauf-Impulse Ho⁺, Hö, die am Ausgang der Nominalbetriebsregeleinrichtungen 61 und 62 anstehen sowie

e) die daraus mittels der Ansteuerlogik und des Schaltgliedes gebildete Spannungskurve für die im Nominalbetrieb als Arbeitsspule dienende erste Wicklung 22.

[0038] Daraus ergibt sich die folgende Funktionsweise:

[0039] Die Einschaltdauer für die Impulse ist von der Phasenverschiebung zwischen der von der Selbstanlaufstufe 8 abgegebenen Soll-Frequenz f₂ und der von der zweiten Entstör- und Verzögerungsstufe 52 abgegebenen Ist-Frequenz (I-Impulse) abhängig. So beginnt der eine Nominallauf-Impuls Ho mit der absteigende Flanke der Soll-Frequenz f 2 an und endet mit der ansteigenden Flanke der Ist-Frequenz I. Erzeugt wird dieser Impuls mit Hilfe der bereits beschriebenen Verknüpfung der beiden D-Flip-Flops D_R1 und D_R2 sowie der beiden NOR-Gatter G 12 und G 13. Dieser Nominallauf-Impuls Ho- schaltet die beiden Schalter S 4 und S 8 des Schaltgliedes über die Gatter G 24 und G 19 an. Der zweite Nominallauf-Impuls Ho+ beginnt mit der ansteigenden Flanke der Soll-Frequenz f₂ und endet mit der absteigenden Flanke der Ist- Frequenz I und wird den beiden D-Flip-Flops DR 3 und DR 4 sowie mit Hilfe der beiden NOR-Gatter G 14 und G 15 erzeugt. Dieser Nominallauf-Impuls Ho+ schaltet im Nominallauf-Betrieb über die beiden Gatter G 22 und G 18 der Ansteuerlogik die Schalter S 3 und S 7 des Schattgliedes. Durch wechselweises Schalten dieser beiden Schalterpaare wird die in Fig.4dargestellte, an der ersten Wicklung 22 angelegte Spannung erzeugt. Wie bereits ausgeführt, wird die Breite der Impulse für die Arbeitswicklung 22 von der Phasenverschiebung zwischen der Soll-Frequenz f₂ und der Ist-Frequenz I bestimmt, während die . Lage der Impulse für die Arbeitswicklung von der Zeitverzögerung

t, die durch die Anzahl der D-Flip-Flopsder zweiten Entstör- und Verzögerungsstufe 52 abhängig ist, bestimmt wird.

[0040] Hat der Läufer 21 aus irgendeinem Grunde am Endedes Selbstanlaufbetriebes nicht die für den Nominallauf-Betrieb erforderliche Drehzahl erreicht, so wird der Selbstanlaufbetrieb wiederholt. Da das Ausgangssignal V der ersten Entstör- und Verzögerungsstufe 51 bei Nichterreichen der nominalenDrehzahl weiterhin im Zustand L bleibt, sorgt die Verknüpfung der Ausgangssignale N und S der jeweils dritten T-Flip-Flops TR 3 und TR 6 des Wartezeitgliedes 7 und der Selbstanlauf- stufe 8, die beide im Zustand L sind, am Ausgang des Gatters G 9 für ein Signal, das über die beiden Gatter G lo und G 11 zu einem Reset- Signal für die T-Flip-Flop-Kette TR 1 bis TR 6 führt, so daß sich der Selbstanlaufbetrieb wiederholen kann.

[0041] Wie in Fig. 2 dargestellt, schließen die beiden Wicklungen 22 und 23 des reaktiven Motors 2 einen Winkel

22, 23 zwischen sich ein, der folgender Gleichung genügt:Δ22,

mit k = 1, 3, 5 undf 1=

[0042] Beispielsweise ergibt sich für k = 3 und ϕ1 = o,27 ein Winkel Δ 22, 23 = 221°el, was für einen Läufer mit Polpaaren einen geometrischen Versatz von etwa 110° bedeutet.

[0043] Eine Variante der Lösung mit zwei getrennten Wicklungen 22 und 23 des reaktiven Motors 2 ist in Fig. 6 dargestellt und besteht aus zwei Wicklungen mit 3 Anschlüssen für die beiden Wicklungen 22 und 23. In dieser Anordnung sind zwei Wicklungsenden der beiden Wicklungen 22 und 23 zusammengeschaltet, so daß zwei Schalter des Schaltgliedes 3 sowie die entsprechenden NAND-Gatter der Ansteuerlogik entfallen. Dies ist in Fig. 6 dadurch berücksichtigt worden, daß die beiden Schalter S 2 und S 4 zu einem Schalter S 2, 4 sowie die beiden Schalter S 5 und S 7 zu.einem Schalter S 5, 7 zusammengefaßt sind. Zusätzlich ist das eine Wicklungsende der Wicklung.22 mit dem Anschluß 3 während des Nominalbetriebes ständig mit dem Minuspol der Stromversorgung U_B- verbunden, was dadurch berücksichtigt ist, daß der Schalter S 5, 7 geschlossen bleibt. Zur Erfassung und Digitalisierung der Drehzahl des reaktiven Motors 2 ist das eine Wicklungsende der Wicklung 23 mit den positiven Eingängen der beiden Komparatoren 41 und 42 verbunden, deren negative Eingänge zum einen (Komparator 42) mit dem Minuspol der Stromversorgung U_B-, zum anderen (Komparator 41) an eine Referenzspannung Us angeschlossen sind.

[0044] Die Funktionsweise dieser Anordnung ergibt sich im Zusammenhang mit der zeitlichen Darstellung der Signale in Fig. 7 wie folgt:

In Fig. 7 sind a) die Spannungen an den Wicklungen 1 und 2

b) die Signale an den Wicklungsenden 1, 2 und 3

c) die Ausgangssignale f_l, f₂ sowie f_o der Selbstanlaufstufe

dargestellt.

[0045] Im Selbstanlaufbetrieb ergibt sich eine Signalfrequenz f, wie in Fig. 7 dargestdlt, aus der die beiden anderen Frequenzen f und f₂, wie oben beschrieben, erzeugt werden. In Anlehnung an die bereits oben beschriebene Einschalttabelle ergibt sich für diese vereinfachte Variante eine Einschalttabelle, die der obengenannten mit der Maßgabe entspricht, daß die gemeinsamen Schalter S 2, 4 und S 5, 7 im Selbstanlaufbetrieb immer dann eingeschaltet sind,wenn einerder beiden Schalter S 2, S 4 bzw. S 5, S 7 eingeschaltet ist.

[0046] Im Nominallauf-Betrieb wird der gemeinsame Anschluß 3 der beiden Wicklungen 22 und 23 ständig an den Minuspol der Stromversorgung U_B- durch den geschlossenen Schalter S 5, 7 angeschlossen. Der Anschluß 1 der zweiten Wicklung 23 ist ständig mit den positiven Eingängen der Komparatoren 41 und 42 durch die geöffneten Schalter S 1 und S 6 verbunden. In dieser Anordnung wird der Schalter S 3 synchron mit dem von der Nominallaufregeleinrichtung 62 abgegebenen Nominallaufsignal Ho+ ein und ausgeschaltet. Das zweite Nominallaufsignal Ho wird in dieser Variante nicht mehr verwendet, da die erste Wicklung 22 nicht mehr umpolbar ist.

[0047] Mit dieser Variante ergeben sich dadurch Vereinfachungen, daß anstelle von 4 Wicklungsanschlüssen nur noch 3 Anschlüsse, anstelle von 8 Schaltern nur noch 6 Schalter und anstelle von 3 Widerständen zur Erzeugung der Referenzspannungen nur noch 2 Widerstände sowie zum Freilauf nur noch 6 Dioden anstelle von 8 Dioden erforderlich sind.

[0048] In Fig. 8 ist schematisch ein reaktiver Motor 2 dargestellt, der einen Läufer 21 mit durch Permanent-Magnete gebildeten Polen und einen nicht näher dargestellten Ständer mit zwei Wicklungen 22, 23 aufweist. Wird eine der beiden Wicklungen 22, 23 mit Impulsen beaufschlagt, so läßt sich der Läufer 21 auf eine der Polpaarzahl und der Frequenz entsprechende Drehzahl bringen. Die Umdrehungen des Läufers 21 werden für die Anwendung in zeithaltenden Geräten, wie beispielsweise Uhren über eine Welle und ein Getriebe auf ein Anzeigesystem übertragen, welches beispielsweise eine Analoganzeige mittels mehrerer Zeiger und einem Ziffernblatt ermöglicht.

[0049] Für die Erfassung der Drehzahl n und damit der Istfrequenz dient die Steuerwicklung 23 des Ständers als Sensorwicklung zur Abgabe einer drehzahlproportionalen Spannung U_n für die Drehzahlregelung. Diese: Steuerwicklung 23 liegt ebenso wie die Arbeitswicklung 22 im Einflußbereich der Magnetlinien der Pole des Läufers 21. Beider Rotation des Läufers 21 schneiden die Magnetfeldlinien der Pole periodisch die Sensorwicklung 23, wodurch an den Wicklungsenden eine der Drehzahl n und damit der Istfrequenz des Läufers 21 proportionale, sinusförmige Spannung U_n mit Nulldurchgängen, das sogenannte Sensorsignal ansteht. Diese drehzahlproportionale Spannung U_n wird zusammen mit einer Vergleichsspannung U an die Eingänge eines Vergleichsgliedes 4 gelegt, wo das Sensorsignal in Rechteckimpulse für die Drehzahlregelung umgesetzt wird, deren senkrechte Flanken an Schnittstellen mit der konstanten Vergleichsspannung U_s liegen. Das im wesentlichen rechteckförmige Ausgangssignal i des Vergleichsgliedes 4, das der Istfrequenz entspricht, ist an den Eingang eines nachgeschalteten Entstörgliedes 521 gelegt, das zusätzlich mit einer ersten Taktfrequenz f₁ beaufschlagt ist. Das in Form einer mit der Taktfrequenz f₁ beaufschlagten Teilerkette aufgebaute Entstörglied 4 soll fehlerhafte Signale, die keine Nutzsignale der Istfrequenz sind, eleminieren. Dieses Entstörglied 521 gibt entstörte Signale i₁ sowohl an einen mit einer zweiten Taktfrequenz beaufschlagten Phasenkomparator 6 als auch an ein mit einer dritten Taktfrequenz f₃ beaufschlagten Verzögerungsglied 522 ab. Dem Phasenkomparator 6 wird an einem weiteren Eingang die für den Phasenvergleich erforderliche Sollfrequenz f_s zugeführt. Am Ausgang des Phasenkomparators 6 stehen Impulsfolgen Ql beziehungsweise Q3 zur Beschleunigung beziehungsweise zum Abbremsen des reaktiven Motors 2 an.

[0050] Das Verzögerungsglied 522 ist ebenfalls in Form einer mit der dritten Taktfrequenz f₃ beaufschlagten Teilerkette aufgebaut und gibt an seinen Ausgängen gegenüber dem entstörten Istfrequenz-Signal i₁ ver- _zögerte Signale I sowie I ab. Die Ausgangssignale I, I; Q₁, Q₃ des Verzögerungsgliedes 522 beziehungsweise des Phasenkomparators 6 sind an die Eingänge einer Verknüpfungslogik lo gelegt, die durch logische Verknüpfung der eingegebenen Signale mittels einer Gatterschaltung am Ausgang Impulsfolgen abgibt, die über eine nachgeschaltete Ansteuerlogik 9, die ebenfalls aus einer bestimmten Anzahl von Gattern aufgebaut sein kann, mit einer Schaltstufe 3 verbunden sind, an der sowohl die Versorgungsspannung + U_B als auch die Steuer- und Arbeitswicklung 22, 23 des reaktiven Motors 2 angeschlossen sind. Die Schaltstufe 3 verbindet gesteuert von den am Ausgang der Ansteuerlogik 9 anstehenden Impulsfolgen T_n die Wicklungen 22, 23 des reaktiven Motors 2 mit dem einen oder anderen Pol der Spannungsquelle + U_B, - U_B.

[0051] Der gesamten Anordnung ist ein Generator zugeordnet, der einen Schwingquartz 1 und einen Frequenzteiler 11 aufweist, an dem Rechteck- impulse mit den-Frequenzen f_s, f₁ - f₃ anstehen, die den beschriebenen Bauteilen als Taktfrequenzen zugeführt werden.

[0052] Die Funktionsweise der Anordnung nach Fig. 1 und damit des erfindungsgemäßen Verfahrens soll nachstehend anhand der zeitlichen Darstellung der einzelnen Signale in Figur 9 erfolgen.

[0053] Die in Fig. 9a und b dargestellten sinusförmigen Spannungen stellen die gegeneinander um 90° elektrisch versetzten Spannungen an der Steuerwicklung U₂₃ und an der Arbeitswicklung U₂₂ dar. Mit Hilfe des Vergleichsgliedes 4 wird mittels der eingestellten Referenzspannung U eine rechteckförmige Ausgangsspannung i erzeugt (Fig. 9c), wobei die korrekte Drehrichtung des Läufers 21 und damit der Steuerwicklungs-Spannung U₂₃ mit einer ausgezogenen Linie dargestellt wurde und die der korrekten Drehrichtung entgegengesetzte Drehrichtung strichpunktiert dargestellt wurde. Dieses rechteckförmige Ausgangssignal i des Vergleichsgliedes 4 wird mittels des Entstörgliedes 521 von Störsignalen befreit und als Signal i₁ dem nachgeschalteten Verzögerungsglied 522 zugeführt, dessen Ausgangssignal I in Fig. 9d dargestellt ist. Dieses Signal ist gegenüber der ansteigenden beziehungsweise abfallenden Flanke des Istfrequenz-Signals i um eine Zeit Δt verzögert. In Fig. 9e ist dieses um die Zeit Δt verzögerte Signal für die der korrekten Drehrichtung entgegengesetzte Drehrichtung als-Signal I* dargestellt.

[0054] Fig. 9f zeigt die rechteckförmigenSollfrequenz-Signale f_s, deren Frequenz dem Zeitnormal der Uhr entspricht. Wie dieser zeitlichen Darstellung zu entnehmen ist, tritt die ansteigende Flanke des Sollfrequenz f_s zum Zeitpunkt t₁ vor der ansteigenden Flanke des Istfrequenz-Signals i zum Zeitpunkt t₂ in der korrekten Drehrichtung auf. In diesem Zeitbereich zwischen den Zeitpunkten t₁ und t₂, d.h. mit der ansteigenden Flanke der Sollfrequenz f_s beginnend und endend mit der ansteigenden Flanke des Istfrequenz-Signals i im negativen Halbwellenbereich und beginnend mit der abfallenden Flanke des Sollfrequenz-Signals f₂ und endend mit der abfallenden Flanke des Istfrequenz-Signals i im positiven Halbwellenbereich, werden der Arbeitswicklung 22 Beschleunigungsimpulse erteilt. Diese Beschleunigungsimpulse, die in Fig. 9g als Impulse A und B dargestellt sind, werden jedoch auf die Arbeitswicklung 22 nur dann gegeben, wenn im negativen Halbwellenbereich das verzögerte Signal I = low ist, beziehungsweise im positiven Halbwellenbereich das verzögerte Istfrequenz-Signal I = high ist. Würde innerhalb des Zeitbereichs, der zwischen den ansteigenden beziehungsweise abfallenden Flanken des Sollfrequenz-Signals f_s und des Istfrequenz-Signals. i liegt, das verzögerte Ist- frequenz-Signal I ansteigen oder abfallen, so würde der Beschleuni_- gungsimpuls A beziehungsweise B entsprechend mit der ansteigenden beziehungsweise abfallenden Flanke des verzögerten Istfrequenz-Signals I abfallen.

[0055] Eilt das Istfrequenz-Signal i dem Sollfrequenz-Signal f vor, d.h. tritt die ansteigende Flanke des Istfrequenz-Signals i zum Zeitpunkt t₃ vor der ansteigenden Flanke des Sollfrequenz-Signals f zum Zeitpunkt t₄ auf, so wird der Läufer 21 des reaktiven Motors 2 durch Kurzschließen der Arbeitswicklung 22 abgebremst. Dieses Kurzschließen der Arbeitswicklung 22 erfolgt mit der ansteigenden Flanke des Ist- frequenz-Signals i und endet mit der ansteigenden Flanke des Soll- frequenz-Signals f (Bereich C) und/oder mit der abfallenden Flanke des Istfrequenz-Signals i und der abfallenden Flanke des Sollfrequenz-Signals f (Bereich D).

[0056] In den zeitlichen Darstellungen der Fig. 9h und i sind die Verhältnisse bei einer Drehrichtung des Läufers 21 entgegengesetzt der korrekten Drehrichtung dargestellt. Zum besseren Verständnis muß lediglich der Verlauf der Sollfrequenz-Signale f von rechts nach links, d.h. in der eingezeichneten Peilrichtung gesehen werden. Da sich die Lage der Sollfrequenz-Signale f gegenüber der korrekten Drehrichtung nicht verändert, werden im Bereich, wo das Sollfrequenz-Signal f vor dem Istfrequenz-Signal i liegt, Impulse durch die Verknüpfung mit dem in Fig. 9e dargestellten verzögerten Istfrequenz-Signal I* für die entgegengesetzte Drehrichtung in den Bereichen E und F (Fig. 9i) erzeugt, die als Beschleunigungsimpulse auftreten, aber den Läufer 21 bremsen, da sie lediglich in der korrekten Drehrichtung beschleunigen sollen. Diese Wirkung wird dadurch erzielt, daß die Istfrequenz-Signale i als Steuerimpulse verwendet werden und durch die Bereiche des verzögerten Istfrequenz-Signals I* begrenzt werden.

[0057] Tritt anschließend das IstfrequenzrSignal i vor dem Sollfrequenz-Signal f auf, so werden Bremsimpulse G und H durch Kurzschließen der Arbeitswicklung 22 erzeugt, die den Läufer 21 ebenfalls abbremsen, so daß die der korrekten Drehrichtung entgegengesetzte Drehrichtung nicht mehr möglich ist.

[0058] Das in Fig. lo dargestellte Blockschaltbild eines Ausführungsbeispieles mit einem selbstanlaufenden Motor zeigt den reaktiven Motor 2, der einen Läufer 21 mit durch Permanent-Magnete gebildeten Polen und einen nicht näher dargestellten Ständer mit den beiden Wicklungen 22 und 23 aufweist. Analog zur Anordnung nach Fig. 1 ist für die Erfassung der Drehzahl n und zur Abgabe einer drehzahlproportionalen Spannung U für die Drehzahlregelung beziehungsweise als Kriterium zur Einleitung eines Selbstanlaufbetriebes die Steuerwicklung 23 mit einem Vergleichsglied verbunden, an dem zwei Vergleichsspannungen U_r und U anliegen, die das an der Steuerwicklung abgegriffene sinusförmige Signal in zwei Rechteckimpulse für die Drehzahlregelung beziehungsweise für die Einleitung des Selbstanlaufbetriebes umsetzen. Die senkrechten Flanken der rechteckförmigen Signale liegen an den Schnittstellen mit den konstanten Vergleichsspannungen U_r und U_s. Die im wesentlichen rechteckförmigen Ausgangssignale v und i des Vergleichsgliedes 4 sind an die Eingänge eines nachgeschalteten Ent- _st_ör- und Verzögerungsgliedes 51 für das Ausgangssignal v beziehungsweise eines Entstörgliedes 521 für das Signal i gelegt. Das Entstör-und Verzögerungsglied 51 für das Ausgangssignal v wird mit einer Taktfrequenz f₅ beaufschlagt,während das Entstörglied 521 für das Ausgangssignal i an eine Taktfrequenz f_l gelegt wird. Das entstörte Aus- g_angssignal i wird als Istfrequenz-Signal i₁ sowohl an einen nachgeschalteten Phasenkomparator 6 als auch an ein Verzögerungsglied 522 abgegeben.

[0059] Das Verzögerungsglied 522 wird mit einer dritten Taktfrequenz f₃ beaufschlagt und gibt an seinen Ausgängen entstörte und verzögerte _Istfrequenz-Signale I beziehungsweise negierte Signale 1 ab. Die Entstör- und Verzögerungsglieder 51, 521 und 522 für die Ausgangssignale v und i sind in diesem Ausführungsbeispiel zu einem gemeinsamen Entstör- und Verzögerungsglied 5 strichpunktiert zusammengefaßt.

[0060] Der Phasenkomparator 6 wird zusätzlich zu dem entstörten Istfrequenz-Signal i₁ noch mit einer zweiten Taktfrequenz f₂ und mit einem für den Phasenvergleich erforderlichen Sollfrequenz-Signal f_s sowie mit einem Umschaltsignal β beaufschlagt. Die Ausgänge des Verzögerungsgliedes 522 und des Phasenkomparators 6 sowie das Umschaltsignal β sind mit den Eingängen eines Verknüpfungsgliedes lo verbunden, das in bereits beschriebener Weise Brems- bzw. Beschleunigungssignale an seinem Ausgang an eine Ansteuerlogik 9 abgibt.

[0061] Einer Selbstanlaufstufe 8 werden neben dem entstörten und verzögerten _Selbstanlaufsignal V, das von der Entstör- und Verzögerungsstufe 51 abgegeben wird, zusätzlich eins oder mehrere voneinander verschiedene Frequenzsignale f_onz sowie ein vorgebbares Signal N eingegeben. Das vorgebbare Signal N wird in einem Wartezeitglied 7 erzeugt, das aus einer oder mehreren Verzögerungsstufen.besteht und dem eine vierte Taktfrequenz f₄ eingegeben wird. Die Reset-Eingänge aller Verzögerungsstufen des Wartezeitgliedes 7 werden synchron in Abhängigkeit von dem ebenfalls eingegebenen,entstörten und verzögerten Selbstanlaufsignal V und von dem Umschaltsignal β zurückgesetzt.

[0062] Von der Selbstanlaufstufe 8 werden neben dem Umschaltsignal β beziehungsweise dem negierten Umschaltsignal zwei Impulsfolgen F₁ beziehungsweise F₁ sowie F₂ beziehungsweise F₂ zusammen mit dem Ausgangssignal der Verknüpfungslogik lo der nachgeschalteten Ansteuerlogik 9 zugeführt, an deren Ausgang Impulsfolgen T_n, S zur Ansteuerung von Schaltern einer nachgeschalteten Schaltstufe 3, die sowohl mit einer Spannungsquelle + U_B, - U_B als auch mit den Wicklungen 22 und 23 des reaktiven Motors 2 verbunden ist. Die Schaltstufe 3 verbindet dabei die Arbeitswicklung 22 des reaktiven Motors 2 beziehungsweise im Selbstanlaufbetrieb sowohl die Arbeitswicklung 22 als auch die Steuerwicklung 23 des reaktiven Motors 2 mit dem einen oder anderen Pol der Spannungsquelle + U_B bzw. - U_B.

[0063] Analog zur Anordnung nach Fig. 8 ist auch dieser Anordnung ein Generator zugeordnet, der einen Schwingquartz 1 und einen Frequenzteiler 11 aufweist, an dem Rechteck-Impulse mit den Taktfrequenzen f_l - f₅ und den Frequenzen f_onz und der Frequenz f für das Sollfrequenz-Signal anstehen und die an den vorgenannten Stellen den entsprechenden Bauteilen der Anordnung zugeführt werden.

[0064] Die der Fig. 11 zu entnehmende detaillierte Darstellung der Steuer-und Regelkreisanordnung zeigt in strichpunktierter Einfassung die in Fig. 3 dargestellten Elemente.

[0065] Das Vergleichsglied 4 enthält zwei Komparatoren 41 und 42, deren positive Eingänge an das eine Ende der Steuerwicklung 23 angeschlossen sind. Während der negative Eingang des ersten Komparators 41 an die eine Referenzspannung U angeschlossen ist, ist der negative Eingang des zweiten Komparators 42 an die andere Referenzspannung U_r und an das andere Wicklungsende der Steuerwicklung 23 angeschlossen. Die Referenzspannungen U bzw. U_s werden an einem Widerstandsteiler mit den Widerständen Rl bis R3 abgegriffen. Die Ausgänge der beiden Komparatoren 41 und 42 mit den Ausgangssignalen v und i sind getrennt auf die eine Entstör- und Verzögerungsstufe 51 bzw. auf die Entstörstufe 521 geführt. Die Entstör- und Verzögerungsstufe 51 enthält 4 in Reihe geschaltete, getaktete Flip-Flops Dl - D4, deren Takteingänge C_k synchron mit einer festlegbaren fünften Taktfrequenz f₅, in diesem Fall einer Frequenz von 256 Hz, beaufschlagt sind. Der Eingang des ersten getakteten Flip-Flops Dl ist mit dem Ausgang des ersten Komparators 41 verbunden. Die Ausgänge Q der getakteten Flip-Flops Dl - D3 sind jeweils mit dem Eingang des nachfolgenden getakteten Flip-Flops D2 - D4 verbunden. Der Ausgang des letzten Flip-Flops D4 ist an den Eingang eines nachgeschalteten ersten NAND-Gatters G24 gelegt, an dessen anderem Eingang der Ausgang des jeweils ersten getakteten Flip-Flops Dl angeschlossen ist. An die Eingänge eines zweiten NAND-Gatters G 26 sind die negierten Ausgänge Q des ersten bzw. des letzten getakteten Flip-Flops D1 bzw. D4 angeschlossen.

[0066] Das Entstörglied 521 enthält drei in Reihe geschaltete getaktete Flip-flops D5 - D7, deren Takteingänge C_k synchron mit einer ersten Taktfrequenz f_l, in diesem Fall einer Frequenz von lo24 Hz, beaufschlagt sind. Entsprechend zur Entstör- und Verzögerungsstufe 51 ist der Eingang des ersten getakteten Flip-Flops D5 mit dem Ausgang des zweiten Komparators 42 und damit mit dem Istfrequenz-Signal i verbunden. Die Ausgänge Q der getakteten Flip-Flops D5 und D6 sind jeweils mit dem Eingang des nachfolgenden getakteten Flip-Flops D6 bzw. D7 verbunden. Der Ausgang des letzten Flip-Flops D7 ist an den Eingang eines nachgeschalteten ersten NAND-Gatters G28 gelegt, an dessen anderem Eingang der Ausgang des ersten getakteten Flip-Flops D5 angeschlossen ist. An die Eingänge eines zweiten NAND-Gatters G3o sind die negierten Ausgänge Q des ersten und letzten getakteten Flip-Flops D5 und D7 angeschlossen.

[0067] Das Verzögerungsglied 522 für das entstörte Istfrequenz-Signal i₁ ist analog zur Entstör- und Verzögerungsstufe 51 aufgebaut und enthält die getakteten Flip-Flops D8 - D₁₁, deren Takteingänge C_k synchron mit einer dritten Taktfrequenz f₃, in diesem Fall einer Frequenz von 256 Hz, beaufschlagt sind. Allen drei Gliedern 51, 521 und 522 ist folgende Anordnung gemeinsam: Die Ausgänge der beiden ersten NAND-Gatter G24, G26; G28, G3o und G35, G36 sind an den Eingang eines dritten bzw. vierten NAND-Gatters G25, G 27; G29, G31 bzw. G37, G38 gelegt, deren anderer Eingang jeweils mit dem Ausgang des jeweils anderen NAND-Gatters G25 bzw. G27, G29 bzw. G31, G37 bzw. G38 verbunden ist. Das Ausgangssignal V der Entstör- und Verzögerungsstufe 51, das identisch ist mit Ausgangssignal des NAND-Gatters G25 wird an den Eingang der nachgeschalteten Selbstanlaufstufe 8 angeschlossen. Das entstörte Istfrequenz-Signal i₁, das identisch ist mit dem Ausgangssignal des NAND-Gatters G 29 wie bereits beschrieben - sowohl an den Eingang des Phasenkomparators 6 als auch an den Eingang der Verzögerungsstufe 522 angeschlossen. Die beiden von den NAND-Gattern G37 und G38 abgegebenen entstörten und verzögerten Ausgangssignale I und I sind an die Eingänge der nachgeschalteten Verknüpfungslogik lo gelegt.

[0068] Der Phasenkomparator 6 enthält zwei getaktete Flip-Flops D14, D15, deren Takteingänge C_k mit einer zweiten Taktfrequenz f von 4o96 Hz beaufschlagt sind. Der Eingang des ersten getakteten Flip-Flops D14 ist mit dem Sollfrequenz-Signal f von beispielsweise 16 Hz beaufschlagt, während an den Eingang des zweiten getakteten Flip-Flops D15 das entstörte Istfrequenz-Signal i_l gelegt ist. Die Ausgänge Q der beiden getakteten Flip-Flops D14 und D15 sind an den einen Eingang je eines nachgeschalteten Exklusiv-ODER-Gatters G 39 und G4o gelegt, deren andere Eingänge mit dem Sollfrequenz-Signal f bzw. mit dem entstörten Istfrequenz-Signal i beaufschlagt sind. Die Ausgänge der beiden Exklusiv-ODER-Gatter G39, G4o sind an den einen Eingang je eines nachgeschalteten NAND-Gatters G41 bzw. G42 und über einen Inverter G43 bzw. G44 an den anderen Eingang des jeweils anderen NAND-Gatters G42 bzw. G41 angeschlossen. Die Ausgänge dieser beiden NAND-Gatter G41 und G42 werden zusammen mit der über einen Inverter G45 geführten zweiten Taktfrequenz f₂ und dem Umschaltsignal β einem Schieberegister zugeführt. Dieses Schieberegister umfaßt 3 J/K-Flip-Flops Jl - J3 sowie 4 ODER-Gatter, G46, G48, G49, G51 sowie zwei weitere Inverter G 47 und G5o. Die Setz-Eingänge S der J/K-Flip-Flops Jl - J3 werden mit dem Umschaltsignal p beaufschlagt, während die Takteingänge C_k der Flip-Flops an die invertierte Taktfrequenz f₂ angeschlossen sind. Die J-Eingänge der J/K-Flip-Flops J1 - J3 sind an die Ausgänge der ODER-Gatter G46, G48 bzw..an den Ausgang des Inverters G5o angeschlossen. Die beiden ODER-Gatter G46 und G48 und der Inverter G5o sind an den Ausgang des ersten NAND-Gatters G41 angeschlossen. Die beiden anderen Eingänge der ODER-Gatter G46 und G48 sind an die negierten Ausgänge Q des zweiten J/K-Flip-Flops J2 bzw. des ersten J/K-Flip-Flops Jl angeschlossen. Zyklisch vertauscht sind die K-Eingänge der drei J/K-Flip-Flops J1 - J3 mit den Ausgängen eines Inverters G47 bzw. zweier ODER-Gatter G49 bzw. G51 verbunden. Je ein Eingang der beiden ODER-Gatter G49 und G51 sowie der Eingang des Inverters G47 sind an den Ausgang des zweiten NAND-Gatters G42 angeschlossen. Die beiden anderen Eingänge der ODER-Gatter G49 und G5o sind mit den Ausgängen Q des zweiten bzw. dritten J/K-Flip-Flops J2 und J3 verbunden. Zur weiteren Signalverarbeitung werden die Ausgänge Q₁ und Q3 des ersten bzw. dritten J/K-Flip-Flops der Verknüpfungslogik lo zugeführt.

[0069] Die Funktionsweise des Phasenkomparators 6 wird nachstehend kurz erläutert:

Mit den beiden getakteten Flip-Flops D14 und D15 sowie den UND-Gattern G39, G4o sowie den Invertern G43, G44 und den NAND-Gattern G41 und G42 werden zwei Impulsfolgen miteinander verglichen. Die eine Impulsfolge wird von dem Sollfrequenz-Signal f und die andere Impulsfolge vom entstörten Istfrequenz-Signal i₁ abgeleitet. Da beide Frequenzen f_s und i₁ im Normalfall gegeneinander phasenverschoben sind, werden abhängig von der Phasenverschiebung zwischen den beiden Frequenzen Signale erzeugt, die zur Beschleunigung bzw. zur Abbremsung des Läufers 21 des reaktiven Motors 2 entsprechend der zeitlichen Darstellung der Fig. 2 führen. Das Schieberegister ist in diesem Ausführungsbeispiel erforderlich, um die Phasenverschiebung zwischen den Sollfrequenz- und den Istfrequenz-Signalen f_s und i₁ nach einem eingeleiteten Selbstanlaufbetrieb zu speichern. Anstelle des Schieberegisters kann selbstverständlich auch ein Aufwärts-Abwärtszähler verwendet werden. Die Anzahl der J/K-Flip-Flops in dem Schieberegister kann von der in diesem Ausführungsbeispiel gewählten Zahl 3 auf n vergrößert werden, so daß die vom Schieberegister zur Drehzahlregelung abgegebenen Signale Q₁ und Q₃ am Ausgang einer Kette erscheinen, die mehr als drei J/K-Flip-Flops beinhaltet. Mit einer vergrößerten Anzahl von J/K-Flip-Flops wird das Erinnerungsvermögen des Schieberegisters für die Lage der Sollfrequenz-Signale gegenüber der Lage der Istfrequenz-Signale vergrößert. Die Ausgangssignale I, I sowie Q₁, Q₃ der Verzögerungsstufe 522 bzw. des Phasenkomparators 6 sowie das negierte Umschaltsignal β und die Ausgänge der jeweils vorangeschalteten NAND-Gatter werden entsprechend der nachstehenden Aufstellung an die Eingänge der NAND-Gatter der Verknüpfungslogik lo geschaltet:

a) Gatter G52: Signal I und Q₃

b) Gatter G56: Signal I und Q₃

c) Gatter G53: Ausgangssignal Gatter G52 und Signal Q₁

d) Gatter G57: Ausgangssignal Gatter G56 und Signal

e) Gatter G6o: Signal I, Signal Q_3' Umschaltsignal β

f) Gatter G54: Ausgangssignal des Gatters G53 und Umschaltsignalp

g) Gatter G61: Signal Q_3' Signal I und Umschaltsignal

h) Gatter G58: Ausgangssignal des Gatters G57 und Umschaltsignal β

[0070] Die Ausgangssignale β , _F1, F₁ und F₂, F₂ der Selbstanlaufstufe 8 und die Ausgangssignale der Verknüpfungslogik lo werden in der nachgeschalteten Ansteuerlogik 9 mittels lo NAND-Gatter logisch zusammengefaßt. An die Eingänge eines ersten NAND-Gatters G6 werden die Signale F₂, F₁ und das Umschaltsignal β angeschlossen. An ein zweites NAND-Gatter G7 werden ebenfalls das Umschaltsignal β und die Signale F₁ und F₂ angeschlossen. Ein drittes NAND-Gatter G9 erhält die Signale F₂ und F₁ sowie das Umschaltsignal β , das ebenfalls einem vierten NAND-Gatter G11 zusammen mit den Signalen F₁ und F₂ zugeführt wird. Die Ausgangssignale der beiden ersten NAND-Gatter G6 und G7 werden über zwei Inverter G2 und G3 an die nachgeschaltete Schaltstufe 3 abgegeben. Das Ausgangssignal des dritten NAND-Gatters G9 wird an je einen Eingang zweier nachgeschalteter NAND-Gatter G59 und G63 gelegt, deren andere Eingänge mit den Ausgangssignalen der NAND-Gatter G61 und G58 der Verknüpfungslogik verbunden sind. Das Ausgangssignal des NAND-Gatters Gll wird an die Eingänge zweier weiterer NAND-Gatter G55 und G62 gelegt, deren andere Eingänge mit den beiden anderen Ausgangssignalen der NAND-Gatter G6o und G54 der Verknüpfungslogik lo verbunden sind.

[0071] Die Ausgänge T5, T6 bzw. S3, S4, S7 und S8 der Ansteuerlogik 9 dienen zur Ansteuerung von acht Schaltern Sl - S8 der Schaltstufe 3, deren Schaltanschlüsse in zyklischer Vertauschung jeweils an dem positiven oder negativen Batterianschluß + U_B und - U_B sowie dem einen oder anderen Wicklungsende der Steuer- und Arbeitswicklung 22 oder 23 im Selbstanlaufbetrieb bzw. der Arbeitswicklung 22 im Regelungsbetrieb des reaktiven Motors 2 angeschlossen sind. Dabei steuert jeweils ein Ausgangssignal T5, T6 bzw. S3, S4, S7 oder S8 zwei Schalter an, die an dem einen oder anderen Batteriepol und dem einen oder anderen Wicklungsende einer der beiden Wicklungen 22 oder 23 angeschlossen sind. Die in der Schaltstufe angeordneten Dioden Dl - D8 sind den beiden Wicklungen 22 und 23 so parallel geschaltet, daß die in den Wicklungen 22 und 23 gespeicherte magnetische Energie nach Abschalten der Schalter Sl - S8 an die speisende Batterie zurückgeliefert werden kann.

[0072] Die Umdrehungen des Motorläufers 21 werden über eine nicht näher dargestellte Welle auf ein Getriebe und von diesem über eine weitere Welle auf ein Anzeigesystem übertragen, welches beispielsweise eine Analoganzeige mittels mehrerer Zeiger und einem Ziffernblatt ermöglicht.

[0073] Die Funktionsweise des erfindungsgemäßen Verfahrens und der erfindungsgemäßen Anordnung gemäß diesem Ausführungsbeispiel soll nachstehend kurz erläutert werden.

[0074] Bei der Rotation des Läufers 21 des reaktiven Motors 2 schneiden die Magnetlinien der Pole N und S periodisch die Magnetfeldlinien der Steuerwicklung 23, wodurch eine sinusförmige Spannung mit Nulldurchgängen, das sogenannte Sensorsignal, erzeugt wird. Durch Vergleich mit den Referenzspannungen U_r und U in den beiden Komparatoren 41 und 42, die auch als Impulsformer bezeichnet werden können, wird das Sensorsignal in Rechteck-Impulse umgesetzt, deren senkrechte Flanken an den Schnittpunkten des Sensorsignals mit der Referenzspannung U_r und U_s liegen.

[0075] In den Bereichen, wo das Sensorsignal größer als die jeweilige Referenzspannung U_r bzw. U ist, wird ein Rechtecksignal v bzw. i abgegeben. Die Komparatoren 41 und 42 digitalisieren daher das Sensorsignal, so daß die Ausgangssignale v und i am Ausgang der beiden Komparatoren 41 und 42 im wesentlichen rechteckförmig sind. Das Signal v ist H (für hohes Potential) nur dann, wenn das Sensorsignal größer als die Referenzspannung U ist. Damit kann zum Beispiel gemeldet werden, wenn die Läuferdrehzahl unter einer der Referenzspannung U entsprechenden Drehzahl absinkt. Diese Referenzspannung U dient aber auch als erhöhter Störpegelabstand, so daß eventuelle Störungen in der Steuerwicklung 23, die kleiner als die Referenzspannung U sind, nicht in dem Ausgangssignal v am Ausgang des ersten Komparators 41 erscheinen. Die digitalisierten Ausgangssignale v und i der Komparatoren 41 und 42 werden auf die Eingänge der nachgeschalteten Entstör- und Verzögerungsstufe 51 bzw. der nachgeschalteten Entstörstufe 521 gegeben, die auf der Basis einer Verzögerungsstufe arbeiten, wobei die Verzögerung des Entstörgliedes 521 wegen der hohen an ihm anliegenden Taktfrequenz vernachlässigbar ist. Nur für Zustände (L) (H), die länger dauern als eine Zeitspanne t wird ein Wechsel in dem Signal nach der betreffenden Entstör- und Verzögerungsstufe bzw. der Entstörstufe erscheinen, so daß Störimpulsspitzen in der Form L-H-L oder H-L-H in den Ausgangssignalen v und i der beiden Komparatoren 41 und 42, die kürzer sind als die genannte Zeitspanne

t durch das betreffende Entstör- und Verzögerungsglied 51 bzw. das Entstörglied 521 nicht weitergeleitet werden. Das Ausgangssignal V der Entstör- und Verzögerungsstufe 51 erfüllt dabei folgende Funktion. Sinkt die Drehzahl des Läufers 21 des reaktiven Motors 2 unter eine bestimmte Grenze, so daß das Ausgangssignal V der Entstör- und Verzögerungsstufe 51 eine gewisse Zeitspanne nicht mehr auf H (für hohes Potential) kommt, bleibt während dieser Zeitspanne der Reset-Eingang. R der T-Flip-Flops TR1 bis TR4 des Wartezeitgliedes 7 und der Selbstanlaufstufe 8 auf L (für niedriges Potential). Dabei ist vorauszusetzen das das Umschaltsignal β im normalen Betrieb vom vorangegangenen Zustand her (L) war und wenigstens eins der beiden Ausgangssignale N oder S des Wartezeitgliedes 7 bzw. des dritten T-Flip-Flops TR5 der Selbstanlaufstufe 8 im Zustand (H) war. Bleibt das Signal während einer bestimmten Zeitspanne im Zustand (L), zum Beispiel weil der Läufer 21 des reaktiven Motors 2 sich nicht mehr bewegt, so wird der Ausgang N des zweiten T-Flip-Flops TR2 des Wartezeitgliedes 7 in den Zustand (L) gesetzt und setzt seinerseits die NAND-Gatter G14 und G15, so daß das Umschaltsignal /3 in den Zustand (H) und das ne- gierte Umschaltsignal β in den Zustand (L) gesetzt wird. Nachdem β H geworden ist und solange das Umschaltsignal β in diesem Zustand verbleibt, wird ein Setzen auf Null der T-Flip-Flops TR1 - TR5 verhindert, da der Ausgang des NOR-Gatters G34, d.h. das Reset-Signal für die T-Flip^-Flops TR1 - TR4, wegen p = H im Zustand (L) verbleibt. Solange das Umschaltsignal β im Zustand (H) bleibt, dauert der Selbstanlaufbetrieb nach dem Prinzip eines Schrittmotors mit zwei Wicklungen an. Während dieser Zeit nimmt das von dem NOR-Gatter G16 in der Selbstanalufstufe 8 abgegebene Frequenzsignal F abhängig von dem Zeitpunkt innerhalb des Bereiches, wo das Umschaltsignal β = H ist, verschiedene Werte an. Die verschiedenen Werte werden mit Hilfe der T-Flip-Flops TR3 - TR5 und der Gatter G19, G2o sowie der Inverter G22 und G23 aus den zugeführten Frequenz-Signalen von 16 und 32 Hz erzeugt. So beträgt das Ausgangssignal F_o im ersten Bereich zum Beispiel 16 Hz und im zweiten Bereich 32 Hz. Die Zeitdauer dieser Bereiche ist von der dem ersten T-Flip-Flop TR1 des Wartezeitgliedes 7 zugeführten Taktfrequenz von 8 Hz und von der Anzahl der T-Flip-Flops der gesamten Kette TR1 - TR5 abhängig. Mit der veränderlichen Frequenz F₀ wird in den nachgeschalteten Frequenz-Untersetzerstufen D12 und D13 die Frequenzfolge F₁ bzw. F₂ erzeugt, die die halbe Frequenz bzw. ein Viertel der Frequenz des Signals F_o aufweisen. Die Fre^quenzsi^gnale F₁ und F₂ werden zusammen mit dem Umschaltsignal β der nachgeschalteten Ansteuerlogik 9 eingegeben, wo sie mit Hilfe der NAND-Gatter in dem Bereich, wo das Umschaltsignal ß = H die Schalter Sl - S8 des Schaltgliedes 3 in der Weise ansteuern, daß die obengenannten Bedingungen erfüllt sind. Auf diese Weise werden die Wicklungen 22 und 23 des reaktiven Motors 2 in bestimmten Bereichen mit ansteigender Frequenz im Selbstanlaufbetrieb beaufschlagt. Diese Selbstanlaufsteuerung erhöht die Drehzahl des Läufers 21 von zum Beispiel 0 auf 8 Umdrehungen pro Sekunde, da die Impulsreihe mit der Frequenz von 16 Hz bei einem Läufer mit zwei Polpaaren die Drehzahl von 8 Umdrehungen pro Sekunde erzeugt. Die Umschaltzeitpunkte im Selbstanlaufbetrieb von einer Frequenz zur anderen können dabei beliebig festgelegt werden.

[0076] Wird das Ausgangssignal S des dritten T-Flip-Flops TR5 der Selbstanlaufstufe 8 am Ende des letzten Bereiches in den Zustand (L), so springt das Umschaltsignalpauf L und das negierte Umschaltsignal auf H, was eine Änderung des bisherigen Selbstanlaufbetriebes in den Drehzahl-Regelungsbetrieb des reaktiven Motors 2 bedeutet. Im Drehzahl-Regelungsbetrieb dient die Steuerwicklung 23 des Motors 2 als sogenannte "Pick-up"-Spule, deren Ausgangssignale zu den Signalen V und I, wie oben beschrieben, führen. Da das negierte Umschaltsignal ß nach Beendigung des Selbstanlaufbetriebes in den Zustand (H) gesprungen ist, werden die Ausgänge der Verknüpfungslogik 1o wirksam geschaltet und der Drehzahl-Regelungsbetrieb kann, wie oben geschildert, die Drehzahl-Konstanz des reaktiven Motors, wie oben beschrieben, regeln.

[0077] Während des Selbstanlaufbetriebes befindet sich das Umschaltsignal β im Zustand (H) und setzt damit die J/K-Flip-Flops des Schieberegisters auf hohes Potential. Jeder Sollfrequenz-Signalwechsel von H nach L oder von L nach H entsprechend den ansteigenden bzw. abfallenden Flanken des Sollfrequenz-Signals bewirkt einen weiteren Zählschritt im Schieberegister und jeder Istfrequenz-Signalwechsel, d.h. jede ansteigende oder abfallende Flanke des Istfrequenz-Signals ergibt einen rückwärtigen Zählschritt im Schieberegister bzw. im Aufwärts-Abwärts-Zähler. Wird der Ausgang Q₃ des Phasenkomparators 6 in den Zustand (H) gesetzt, dann wird die Arbeitswicklung 22 wie folgt an den positiven bzw. negativen Pol der Batterie + U_B angeschlossen:

Ist das entstörte und verzögerte Ist-Frequenz-Signal I im Zustand (H), so wird der Wicklungsanschluß 2 der Arbeitswicklung 22 an den Pluspol der Batterie und der Wicklungsanschluß 32 der Arbeitswicklung 22 an den Minuspol der Batterie U_B angeschlossen.

[0078] Ist das entstörte und verzögerte Istfrequenz-Signal I im Zustand (L), so wird der Wicklungsanschluß 2 der Arbeitswicklung 22 an den Minuspol der Batterie und der Wicklungsanschluß -32 an den Pluspol der Batterie U_B angeschlossen.

[0079] Befindet sich dagegen der Ausgang Q des Phasenkomparators 6 im Zustand L, dann wird die Arbeitswicklung 22 kurzgeschlossen, zum Beispiel in der Weise, daß der Wicklungsanschluß 2 und der Wicklungsanschluß 32 an den Minuspol der Batterie U_B angeschlossen werden.

[0080] Hat der Läufer 21 aus irgendeinem Grunde am Ende des Selbstanlaufbetriebes nicht die für den Drehzahl-Regelungsbetrieb erforderliche Drehzahl erreicht, so wird der Selbstanlaufbetrieb wiederholt. Da das Ausgangssignal V der Entstör- und Verzögerungsstufe 51 bei nicht Erreichen der Nenndrehzahl weiterhin im Zustand L bleibt, sorgt die Verknüpfung der Ausgangssignale N und S des Wartezeitgliedes 7 und des dritten T-Flip-Flops TR5 der Selbstanlaufstufe 8, die beide im Zustand L sind, am Ausgang des Gatters G32 für ein Signal, das über die beiden nachgeschalteten Gatter G33 und G34 zu einem Reset-Signal für die T-Flip-Flop-Kette TR1 - TR4 führt, so daß sich der Selbstanlaufbetrieb wiederholen kann.

[0081] In Fig. 12 ist ein aus einer Anzahl von x-Flip-Flops bestehendes Schieberegister schematisch dargestellt. Das in Fig. 11 dargestellte detaillierte Schaltbild der Steuer- und Regelanordnung für einen reaktiven Motor mit Selbstanlauf weist im Phasenkomparator 6 ein Schieberegister auf, das aus drei J/K-Flip-Flops zusammengesetzt ist. Die Anzahl der J/K-Flip-Flops im Schieberegister kann auf eine Anzahl x vergrößert werden, _{so daß} die verschiedenen Steuersignale _QA' Q_B, ^QC in einer Kette erscheinen, die x J/K-Flip-Flops beinhaltet. Dadurch wird das Erinnerungsvermögen für die Lage der Sollwert-Signale vor oder nach den Istwert-Signalen vergrößert und die Fähigkeit der gesamten Anordnung, verlorengegangene Impulse nachzuholen, verbessert. Das in Fig. 5 dargestellte Schieberegister enthält demnach x-Flip-Flops, denen die Soll- und Istwert-Signale zugeführt werden, wobei die ersten m-Flip-Flops der Speicherung und Abgabe von Bremsimpulsen, die Flip-Flops von m+1 bis n-1 der Speicherung von Warteimpulsen, die Flip-Flops n bis x der Speicherung und Abgabe von Beschleunigungsimpulsen im Bereich der positiven Polarität der an der Antriebswicklung anliegenden Spannung und die Flip-Flops von p bis x der Speicherung und Abgabe von zusätzlichen Beschleunigungsimpulsen auch in der negativen Polarität der an der Antriebswicklung anliegenden Spannung dienen. Die Ausgangsimpulse Q_A' Q_B' Q_C werden in dem Ausführungsbeispiel am m-ten, n-ten, p-ten Flip-Flops der Kette abgegriffen.

[0082] Jeder Sollwertwechsel von H nach L oder L nach H ergibt einen weiteren Schritt in der Kette der Flip-Flops in Richtung des x-ten Flip-Flops und jeder Istwertwechsel von H nach L oder L nach H ergibt einen weiteren Schritt in der Kette der Flip-Flops in Richtung des ersten Flip-Flops. Damit kann die Regelungsempfindlichkeit zur Abgabe von Brems-und Beschleunigungsimpulsen sowohl in positiver als auch in negativer Polarität beliebig fein eingestellt werden.

[0083] Das in Fig. 13 dargestellte detaillierte Schaltbild der Steuer- und Regelanordnung für einen reaktiven Motor mit Selbstanlauf entspricht weitgehend der detaillierten Schaltung nach Fig. 4. Demzufolge sind der reaktive Motor 2, die Schaltstufe 3, das Vergleichsglied 4, das Entstör- und Verzögerungsglied 5 sowie die Ansteuerlogik 9 nicht näher beziffert worden. Abweichungen gegenüber der Schaltung nach Fig. 4 in dem Phasenkomparator 6, in der Selbstanlaufstufe 8 und im Verknüpfungsglied lo werden nachstehend näher erläutert.

[0084] Der Phasenkomparator 6 enthält zwei getaktete Flip-Flops D14, D15, deren Takteingänge C_k mit der zweiten Taktfrequenz f₂ von 4o96 Hz beaufschlagt sind. Der Eingang des ersten getakteten Flip-Flops D14 ist mit dem Sollfrequenz-Signal f von beispielsweise 16 Hz beaufschlagt, während an den Eingang des zweiten getakteten Flip-Flops D15 das entstörte Istfrequenz-Signal i₁ gelegt ist. Die Ausgänge Q der beiden getakteten Flip-Flops D14 und D15 sind an den einen Eingang je eines nachgeschalteten Exklusiv-ODER-Gatters G39 und G4o gelegt, deren andere Eingänge mit dem Sollfrequenz-Signal f bzw. mit dem entstörten Istfrequenz-Signal i_l beaufschlagt sind. Die Ausgänge der beiden Exklusiv-ODER-Gatter G39 und G4o sind an den einen Eingang je eines nachgeschalteten NAND-Gatters G41 bzw. G42 und über je einen Inverter G43 bzw. G44 an den anderen Eingang des jeweils anderen NAND-Gatters G42 bzw. G41 angeschlossen. Die Ausgänge dieser beiden NAND-Gatter G41 und G42 werden zusammen mit der über einen Inverter G45 geführten zwei-ten Taktfrequenz f₂ und dem Umschaltsignal dem aus sechs J/K-Flip-Flops Jl - J6 sowie zehn ODER-Gatter G7o - G79 sowie zwei weitere Inverter G8o und G81 umfaßt. Die Setz-Eingänge S der J/K-Flip-Flops J1 - J6 werden mit dem Umschaltsignal β beaufschlagt, während die Takteingän^ge C_k der Flip-Flops Jl - J6 an die invertierte Taktfrequenz f₂ angeschlossen sind. Der J-Eingang des ersten J/K-Flip-Flops J1 ist an den Ausgang des einen Inverters G81 und die J-Eingänge des zweiten bis sechsten J/K-Flip-Flops J2 - J6 sind an die Ausgänge der ODER-Gatter G7o - G74 angeschlossen. Die K-Eingänge der ersten fünf J/K-Flip-Flops Jl - J5 sind an die Ausgänge weiterer ODER-Gatter G75 - G79 und der K-Eingang des sechsten J/K-Flip-Flops J6 an den Ausgang des weiteren Inverters G8o angeschlossen. Während der eine Eingang der ausgangsseitig mit den J-Eingängen verbundenen ODER-Gatter G7o - G74 und der Eingang des einen Invertes G81 an den Ausgang des ersten NAND-Gatters G41 angeschlossen ist, sind die einen Eingänge der mit den K-Eingängen verbundenen ODER-Gatter G75 - G79 und der Eingang des weiteren Inverters G8o mit dem Ausgang des zweiten NAND-Gatters G42 verbunden. Der weitere Eingang der mit den J-Eingängen der J/K-Flip-Flops verbundenen ODER-Gatter G7o - G74 ist an den negierten Ausgang Q des jeweils vorangestellten J/K-Flip-Flops Jl - J5 angeschlossen. Die weiteren Eingänge der mit den K-Eingängen der J/K-Flip-Flops Jl - J5 verbundenen ODER-Gatter G75 - G79 sind an den Ausgang Q des jeweils nachgestellten J/K-Flip-Flops J2 - J6 angeschlossen. An den Ausgängen Q des dritten, vierten und fünften J/K-Flip-Flops J3 - J5 werden die entsprechenden Brems- bzw. Beschleungigungsimpulse Q_A, Q_B. und Q_C an die nachgeschaltete Verknüpfungslogik lo ab.

[0085] Mittels der acht NAND-Gatter der Verknüpfungslogik lo werden die Ausgangssignale I, I sowie Q_A, Q_B und Q_C der Verzögerungsstufe 522 bzw. des Phasenkomparators 6 sowie das negierte Umschaltsignal β mit den Ausgängen des jeweils vorangestellten NAND-Gatters in folgender Weise verknüpft:

a) Gatter G52: Signal 1 und Q_C

b) Gatter G56: Signal Q_B und I

c) Gatter G53: Ausgangssignal des Gatters G52 und Signal Q_A

d) Gatter G57: Ausgangssignal des Gatters G56 und Signal Q_A

e) Gatter G6o: Umschaltsignal β, Signal 1 und Signal Q_C

f) Gatter G54: Ausgangssignal des Gatters G53 und Umschaltsignal β

g) Gatter G61: Umschaltsignal β, Signal Q_B und I

h) Gatter G58: Ausgangssignal des Gatters G57 und Umschaltsignal β

[0086] Der Selbstanlaufstufe 8 werden in diesem Ausführungsbeispiel neben dem entstörten und verzögerten Selbstanlaufsignal V, das von der Entstör- und Verzögerungsstufe 51 abgegeben wird, nur ein einzelnes weiteres Frequenz-Signal, und zwar das Taktsignal des Wartezeitgliedes 7 eingegeben. Die Reset-Eingänge der beiden Verzögerungsstufen TR1 und TR2 des Wartezeitgliedes 7 und der T-Flip-Flops TR3 - TR5 der Selbstanlaufstufe 8 werden synchron in Abhängigkeit von dem ebenfalls eingegebenen entstörten und verzögerten Selbstanlaufsignal V und vom Umschaltsignal das von der Selbstanlaufstufe 8 abgegeben wird zurückgesetzt.

[0087] Die Selbstanlaufstufe 8 besteht in diesem Ausführungsbeispiel aus drei T-Flip-Flops TR3 - TR5, deren Eingänge mit dem Ausgang Q des vorangegangenen Flip-Flops bzw. mit dem Ausgangssignal des Wartezeitgliedes 7 beaufschlagt sind. Entsprechend dem Ausführungsbeispiel nach Fig. 4 ist der Ausgang des letzten T-Flip-Flops TR5 zusammen mit dem Frequenz-Signal an ein NAND-Gatter gelegt, dessen Ausgangssignal. zusammen mit dem Ausgangssignal des dritten T-Flip-Flops TR5 an den Eingang einer Kippstufe, die aus zwei miteinander in bekannter Weise verbundener NAND-Gatter besteht, gelegt ist. Am Ausgang dieser Kippstufe steht das Umschaltsignal β bzw. das negierte Umschaltsignal an. Die Erzeugung des Reset-Signals für die T-Flip-Flops des Wartezeitgliedes 7 und der Selbstanlaufstufe 8 erfolgt analog zur Schaltung nach Fig. 11. Zur Vorgabe verschiedener Frequenzsignale dienen in diesem Ausführungsbeispiel die Ausgänge Q und Q der beiden Teilerstufen TR1 und TR2 des Wartezeitgliedes 7, die die eingegebene Taktfrequenz von z.B. 16 Hz auf 8 Hz bzw. 4 Hz herunterteilen und somit die Frequenzsignale F₁, F₁ und F₂, F₂ vorgeben.

[0088] Die Ausgangssignale der Selbstanlaufstufe 8 und die Ausgangssignale der Verknüpfungsstufe lo werden in der nachgeschalteten Ansteuerlogik 9 in der Weise miteinander verknüpft, daß Sie der folgenden Wahrheitstabelle zur Ansteuerung der Schalter Sl - S8 des Schaltgliedes 3 genügen:

[0089] Im Zusammenhang mit der zeitlichen Darstellung der Signale gemäß Fig. 14 soll die Funktionsweise der Anordnung nach Fig. 13 näher erläutert werden. In Fig. 14 sind von oben nach unten folgende Signale dargestellt:

a) das Selbstanlaufsignal V,

b) die 16 Hz-Taktfrequenz für das Wartezeitglied, die in dem Ausführungsbeispiel nach Fig. 13_'dem zugeführten Frequenzsignal für die Selbstanlaufstufe 8 entspricht,

c) das Reset-Signal zum Zurücksetzen der T-Flip-Flops der Selbstanlaufstufe und des Wartezeitgliedes,

d) die Ausgangssignale der T-Flip-Flops der Selbstanlaufstufe und des Wartezeitgliedes,

e) das Ausgangssignal a des Wartezeitgliedes,

f) das Ausgangssignal γ des NAND-Gliedes G9o,

g) das Umschaltsignal β und

h) die Spannung an den Wicklungen 22 und 23 des reaktiven Motors 2.

[0090] Sinkt die Drehzahl des Läufers 21 des Motors 2 unter eine bestimmte Grenze, so daß das Ausgangssignal V eine gewisse Zeitspanne nicht mehr auf hohes Potential kommt, so bleibt während dieser Zeitspanne der gemeinsame Reset-Eingang R der T-Flip-Flops TR1 - TR5 des Wartezeitgliedes 7 und der Selbstanlaufstufe 8 auf niedrigem Potential. Dabei wird vorausgesetzt, daß das Umschaltsignal β im vorangegangenen Regelungsbetrieb im Zustand niedrigen Potentials war und wenigstens eines der beiden Ausgangssignale a oder das negierte Ausgangssignal des zweiten T-Flip-Flops der Selbstanlaufstufe 8 im Zustand hohen Potentials war. Im gesamten hier betrachteten Zeitbereich befindet sich das Ausgangssignal V im Zustand niedrigen Potentials, zum Beispiel, weil der Läufer 21 des Motors 2 sich nicht mehr bewegt. Mit dem abfallenden Selbstanlaufsignal V verschwindet auch das Reset-Signal zum Zeitpunkt t_o (Fig. 14c). Damit werden die T-Flip-Flops TR1-TR5 wirksam geschaltet und untersetzen die eingegebene Taktfrequenz von zum Beispiel 16 Hz (Fig. 14b) gemäß der Darstellung in Fig. 14d, die die negierten Ausgänge der T-Flip-Flops TR1 - TR4 bzw. den Ausgang Q des fünften T-Flip-Flops TR5 darstellen. Solange der Ausgang Q des fünften T-Flip-Flops TR5 im Zustand L ist, erscheint am Ausgang des Gatters G90 ein der Taktfrequenz entsprechenden Signale. Bleibt das Selbstanlaufsignal V während einer bestimmten Zeitspanne im Zustand L, so wird das Flip-Flop G91 gesetzt, so daß das Umschaltsignalβ zum Zeitpunkt t₁ in den Zustand H und das negierte Umschaltsignalßinden Zustand L gesetzt wird.Nachdem das Umschaltsignal β in den Zustand H gesetzt worden ist und solange das Umschaltsignalß in diesem Zustand verbleibt, wird ein Zurücksetzen der T-Flip-Flops TR1 - TR5 verhindert, da das Reset-Signal für die fünf T-Flip-Flops TR1 - TR5 wegen ß = H im Zustand L verbleibt. Solange das Umschaltsignalß im Zustand H bleibt, dauert der Selbstanlaufbetrieb nach dem Prinzip eines Schrittmotors mit zwei Wicklungen an. Während dieser Zeit werden die beiden Wicklungen 22 und 23 des reaktiven Motors 2 mit Frequenzsignalen gemäß Fig. 14h beaufschlagt, die mittels der Ansteuerlogik aus den vom ersten und zweiten T-Flip-Flop TR1 und TR2 an ihren Ausgängen Q bzw. negierten Ausgängen Q abgegebenen Frequenzen zusammengesetzt werden. Dies geschieht in der Weise, daß die obenangegebene Schalttabelle für die Schalter S1 - S8 erfüllt ist. Diese Einschaltlogik für die Schalter S1 - S8 hat im Zeitbereich vom Zeitpunkt t₁ - t₂ die in Fig. 7h wiedergegebene Impulsfolge für die Wicklungen 22 und 23 zum Ergebnis.

[0091] Wird das Ausgangssignal Q des fünften T-Flip-Flops TR5 in den Zustand L gesetzt, so wird das Flip-Flop G91 nach Ablauf eines weiteren Taktes des eingegebenen Frequenzsignals von zum Beispiel 16 Hz mit dem Umschaltsignal Cauf L und dem negierten Umschaltsignal β auf H gesetzt, was zum Zeitpunkt t₂ eine Änderung des bisherigen Selbstanlaufbetriebes in den normalen Regelungsbetrieb bedeutet. Mit dieser Art der Impulsverknüpfung wird erreicht, daß der letzte Selbstanlauf-Impuls die halbe Breite, entsprechend der eingegebenen Taktfrequenz, gegenüber den vorangegangenen Selbstanlaufimpulsen aufweist. Zum Zeitpunkt t₃ wird vom zweiten T-Flip-Flop TR2 am negierten Ausgang ein Signal gemäß Fig. 14e abgegeben, das zum Rücksetz-Impuls gemäß 14c führt, dessen abfallende Flanke zum Zeitpunkt t₄ auftritt. Damit ist der Selbstanlaufbetrieb beendet und im darauffolgenden Normal-Regelungsbetrieb dient die zweite Wicklung 23 des reaktiven Motors 2 als Steuerspule oder als "pick-up"-Spule, deren Ausgangssignale zu den Signalen V und I, wie oben beschrieben, führen.

Ansprüche

1. Verfahren zur Steuerung und Regelung eines Motors mit einem permanent-magnetischen Läufer mit mindestens einem Polpaar und einem Ständer mit zwei oder mehr Wicklungen, von denen mindestens eine mit Antriebsimpulsen beaufschlagt wird, insbesondere für Reaktionsmotoren von zeithaltenden Geräten wie Uhren, dadurch gekennzeichnet, daß die Läuferdrehzahl erfaßt und bei Absinken der Drehzahl unterhalb eines vorgebbaren Wertes ein Selbstanlauf zur stufenweisen oder quasi-kontinuierlichen Steigerung der Läuferdrehzahl durch zyklisches Umschalten und Umpolen der Antriebsimpulse von der ersten Wicklung (22) auf die zweite Wicklung (23) eingeleitet wird und daß bei Erreichen einer festlegbaren Drehzahl der Selbstanlauf abgeschaltet und eine Nominallauf-Regelung eingeschaltet wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Wicklung (23).als Steuerwicklung zur Erfassung der Läuferbewegung gegenüber dem Ständer dient, wobei die Läuferbewegungen in rechteckförmige Istfrequenz-Impulse umgesetzt und bezüglich ihrer Breite und Phasenlage mit Sollfrequenz-Impulsen vorgegebener Frequenz verglichen werden und in Abhängigkeit vom Vergleich der Soll- frequenz-Impulse mit den Istfrequenz-Impulsen entweder in ihrer Lage begrenzte Steuerimpulse zur Beschleunigung des Läufers (21) erzeugt werden oder zur Abbremsung des Läufers (21) die erste Wicklung oder Arbeitswicklung (22) kurzgeschlossen wird.

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Ist- frequenz-Impulse (i) verzögert werden und daß die Steuerimpulse (A - E) mit den ansteigenden und abfallenden Flanken der Istfrequenz- und/oder Sollfrequenz-Impulse (i, f_s) in den Bereichen der verzögerten Istfrequenz-Impulse (I) oder der verzögerten Istfrequenz-Impulse (I) erzeugt werden.

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß zur Beschleunigung des Motors in der gewünschten Drehrichtung beziehungsweise zum Bremsen des Motors entgegen der gewünschten Drehrichtung die Steuerimpulse (B, E, F) in der einen Halbwelle mit den ansteigenden Flanken der Sollfrequenz-Impulse (f ) ansteigen und der ansteigenden Flanke der Istfrequenz-Impulse (i) im Bereich der verzögerten negierten Istfrequenz-Impulse (I) abfallen bzw. mit den abfallenden Flanken der Sollfrequenz-Impulse (f ) ansteigen und der abfallenden Flanke der Istfrequenz-Impulse im Bereich der verzögerten Istfrequenz-Impulse (I) abfallen.

5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß zum Bremsen des Motors sowohl in der gewünschten als auch entgegen der gewünschten Drehrichtung die Arbeitswicklung (22) mit den Steuerimpulsen (C, D, G, H) mit der ansteigenden beziehungsweise abfallenden Flanke der Istfrequenz-Impulse (i) kurzgeschlossen und mit der ansteigenden beziehungsweise abfallenden Flanke der Sollfrequenz-Impulse (f₂) der Kurzschluß aufgehoben wird.

6. Verfahren nach den Ansprüchen 1 bis 5 zur Steuerung und Regelung eines Motors mit einer Einrichtung zum Selbstanlauf des Motors nach Stillstand und/oder Erhöhung der Antriebsleistung bei erhöhtem Gegendrehmoment, dadurch gekennzeichnet, daß bei der Umschaltung vom Selbstanlaufbetrieb in den Regelungsbetrieb der letzte Impuls im Selbstanlaufbetrieb nur einen Bruchteil, vorzugsweise die Hälfte der im Selbstanlauf zuletzt aufgetretenen Impulse aufweist.

7. Verfahren nach Anspruch 1, dadurch gekennzeichent, daß eine der Läuferdrehzahl proportionale Spannung von der zweiten Wicklung (23) abgegeben und mit zwei Referenzspannungen (U_r, U_s) verglichen wird und daß bei drehzahlproportionalen Spannungen, die größer als die beiden Referenzspannungen (U_r, U_s) sind, zwei im wesentlichen rechteckförmige Signale (v, i) abgegeben werden, die von Störimpulsen befreit und um eine einstellbare Zeit (Δt), verzögert werden.

a) als Istertfrequenz-Impulse (I, I) einer Regeleinrichtung für den Nominalbetrieb (6) eingegeben, dort mit Sollwertfrequenz-Impulse (f₂, f₂) verglichen werden und zur Abgabe von zwei verschiedenen Nominallauf-Impulsen (H

, H

) führen, und

b) als Nominallaufsignale (V) einer Selbstanlaufstufe (8) zugeführt werden, der zusätzlich einer oder mehrere voneinander verschiedene Frequenzsignale (f_onz, N) eingegeben werden, wobei das Verschwinden der Nominallaufsignale (V), die Abgabe von Anlaufimpulsfolgen (t₁, 1Z, 2Z, 3Z) und eines Umschaltsignals (β,β) auslöst.

und daß sowohl die Nominallaufimpulse (H

, H

) als auch die Anlaufimpulsfolgen (t₁, 1Z, 2Z,'3Z) zusammen mit dem Umschaltsignal (β,β), einer Ansteuerlogik (9) zugeführt werden, die die eingehenden Impulse und Signale verknüpft und Ausgangsimpulse (T 5 - T 8) an einen nachgeordneten Schalter (3) in der Weise abgibt, daß

a) im Nomallaufbetrieb nach dem Prinzip eines Synchronmotors mit einer Feldwicklung (erste Eicklung 22) und einer Sensorwicklung (zweite Wicklung 23) die Nominallauf-Impulse (H

, H

) eine wechselweise Verbindung der Anschlüsse (22a, 22b) der ersten Wicklung (22) mit der positiven und negativen Batteriespannung (+U_B, -U_B) bewirkt wird und

b) im Selbstanlauf-Betrieb nach dem Prinzip eines Schrittmotors mit zwei Wicklungen Impulsfolgen mit ansteigender Frequenz wechselweise an beide Wicklungen (22, 23) abgegeben werden.

.8. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß bei Verschwinden eines Nominallaufsignals (V) die Anlaufimpulsfolgen (t₁, 1Z, 2Z, 3Z) in der Weise erzeugt werden, daß verzögerte Impulse oder Zeitspannen erzeugt werden, die mit dem/den zusätzlich eingegebenen Frequenzsignal(en) (f_olz, f_o2z' f_o3z, N) derart verriegelt werden, daß aussgangsseitig eine einzelne einen n-tel der Nominalfrequenz entsprechende Impulsefolge oder mehrere Impulsfolgen mit nacheinander ansteigender Frequenz (f ) abgegeben werden.

9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß das Umschaltsignal (β, β) in Abhängigkeit vom Nominalsignal (V) und einer oder mehreren vorgebbaren Signalen (NS) erzeugt wird.

lo. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Nominallauf-Impulse (H

, H

) durch Verknüpfung der ansteigenden und abfallenden Flanken der Sollwertfrequenz-Impulse (f₂) und der Istwertfrequenz-Impulse (I, I) gebildet werden.

11. Verfahren nach Anspruch lo, dadurch gekennzeichnet, daß die einen Nominallauf-Impulse (Ho) mit der abfallenden Flanke der Sollwertfrequenz-Impulse (f₂) ansteigenden Flanke der Istwertfrequenz-Impulse (I) abfallen und die.anderen Nominallauf-Impulse (H

) mit der ansteigenden Flanke der Sollwertfrequenz-Impulse (f₂) ansteigen und mit der abfallenden Flanke der Istwertfrequenz-Impulse (I) abfallen.

12. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Stellung der Steuerimpulse für die erste Wicklung (22) abhängig von der an der Entstör- und Verzögerungsstufe (5) einstellbaren Zeit (Δt) veränderbar ist und daß diese Verzögerung durch Verschieben des Steuerimpulses gegenüber dem Nulldurchgang der in der ersten Wicklung (22) durch die Läuferbewegung erzeugten Spannung zum Optimieren des Nominallauf-Betriebes dient.

13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß der Selbstanlauf wiederholt wird, wenn der vorangegangene Selbstanlauf nicht zur Nominaldrehzahl bzw.zzu der für den.Nominallauf-Betrieb erforderlichen Drehzahl geführt hat.

14. Anordnung zur Durchführung des Verfahrens nach Anspruch 2, dadurch gekennzeichnet, daß die Eingänge eines Vergleichsgliedes (4) sowohl mit der Stuerwicklung (23) des reaktiven Motors (2) verbunden als auch mit einer Referenzspannung (U_s) beaufschlagt ist und der Ausgang (i) des Vergleichsgliedes (4) an den Eingang einer mit einer ersten Taktfrequenz (f₁) beaufschlagten Entstörstufe (521) angeschlossen ist, deren Ausgang einerseits an einem mit einer zweiten Taktfrequenz (f₂) beaufschlagten Phasenkomparator (6) andererseits an ein mit einer dritten Taktfrequenz (f₃) beaufschlagten Verzögerungsglied (522) angeschlossen ist, daß die Ausgänge (Q₁, Q₃) des Phasenkomparators (6) und die Ausgänge (I, I) des Verzögerungsgliedes (522) an eine Verknüpfungslogik (lo). angeschlossen sind und daß der Ausgang der Verknüpfungslogik (lo) über ein Ansteuerlogik (9) mit einer Schaltstufe (3) verbunden ist, an der sowohl die Versorgungsspannung (+U_B) als auch die Wicklungen (22, 23) des reaktiven Motors (2) angeschlossen sind.

15. Anordnung zur Durchführung des Verfahrens nach Anspruch 2, dadurch gekennzeichnet, daß die Eingänge eines Vergleichsgliedes (4) sowohl mit der Steuerwicklung (23) des reaktiven Motors (2) verbunden als auch mit zwei Referenzspannungen (U_r, U_s) beaufschlagt sind und die beiden Ausgänge (v, i) dieses Vergleichsgliedes (4) mit einer Entstör- und Verzögerungsstufe (5) verbunden sind, deren ersten Ausgang (i₁) an einen Phasenkomparator (6), deren zweiter Ausgang (V) an eine Selbstanlauf-stufe (8) und eine Wartezeitglied (7) und deren dritter Ausgang (I, I) zusammen mit den Ausgängen (Q₁, Q₃) des Phasenkomparators (6) an eine Verknüpfungslogik (lo) angeschlossen sind, daß die Ausgänge (β , β, F₁, F₁, F₂₃ F2) der Selbstanlaufstufe (8) und der Ausgang der Verknüpfungslogik (lo) über eine Ansteuerlogik (9) mit einer Schaltstufe (3) verbunden sind, an der sowohl die Versorgungsspannung (U_B) als auch die Wicklungen (22, 23) des reaktiven Motors (2) angeschlossen sind.

16. Anordnung nach den Ansprüchen 14 und 15, dadurch gekennzeichnet, daß der Phasenkomparator (6) zwei getaktete Flip-Flops (D 14, D 15) enthält, an deren Eingänge die Sollfrequenz-Impulse (f ) bzw. die Istfrequenz-Impulse (i_l) und an deren Takteingänge (T_k) eine zweite Taktfrequenz (f₂) anliegt und deren Ausgänge über Verknüpfungsglieder (G 39 - G 42) mit einem Schieberegister oder einem Aufwärts-Abwärts-Zähler verbunden sind.

17..Anordnung nach Anspruch 16, dadurch gekennzeichnet, daß bei jedem Sollfrequenz-Signalwechsel von H nach L oder L nach H ein Sollfrequenz-Impuls abgespeichert und bei jedem Istfrequenz-Signalwechsel von H nach L oder L nach H ein Istfrequenz-Impuls abgespeichert wird.

18. Anordnung nach den Ansprüchen 16 und 17, dadurch gekennzeichnet, daß das Schieberegister aus einer Anzahl von x J/K-Flip-Flops (J 1 - J 6) besteht, deren Setz-Eingänge mit dem Umschaltsignal (β) beaufschlagt sind und von denen die ersten m J/K-Flip-Flops zur.Abgabe von Bremsimpulsen bzw. zum Kurzschließen der Antriebswicklung dienen, die nächsten J/K-Flip-Flops (m+ 1 bis n- 1) als Warte-Flip-Flops ohn Angabe von Beschleunigungs- oder Bremsimpulse dienen und daß die nächsten Flip-Flops n bis x) erste Beschleunigungsimpulse positiver Polarität abgeben und zusätzlich Beschleunigungsimpulse negativer Polarität von den J/K-Flip-Flops p bis x abgegeben werden, wobei m kleiner als n kleiner als p kleiner als x ist.

19. Anordnung nach den Ansprüchen 16 bis 18, dadurch gekennzeichnet, daß die Ausgänge (Q) der beiden getakteten Flip-Flops (D 14, D 15) an den Eingang je eines nachgeschalteten Exklusiv-ODER-Gatters (G39, G4o) gelegt sind, deren andere Eingänge mit dem Sollfrequenz-Signal (f_s) bzw. mit dem entstörten Istfrequenz-Signal (i₁) beaufschlagt sind, daß die Ausgänge der beiden Exklusiv-ODER-Gatter (G39, G4o) an den einen Eingang je eines nachgeschalteten NAND-Gatters (G41, G42) und über je einen Inverter (G43, G44) an den anderen Eingang des jeweils anderen NAND-Gatters (G42, G41) angeschlossen sind und daß die Ausgänge dieser beiden_NAND-Gatter (G41, G42) zusammen mit der über einen Inverter (G 45) geführten Taktfrequenz (f₂) und dem Umschaltsignal (β) dem Schieberegister bzw. Aufwärts-Abwärts-Zähler zugeführt sind.

2₀. Anordnung nach den Ansprüchen 16 - 19, dadurch gekennzeichnet, daß das Schieberegister drei J/K-Flip-Flops (Jl - J3) sowie vier NOR-Gatter (G46, G48, G49, G51) sowie zwei weitere Inverter (G47, G5o) enthält, daß die Takteingänge (C_k) der J/K-Flip-Flops (Jl - J3) an die invertertierte zweite Taktfrequenz (f₂) angeschlossen sind, daß die J-Eingänge der J/K-Flip-Flops (J1 - J3) an die Ausgänge der NOR-Gatter (G46, G48) bzw. an den Ausgang des Inverters (5o) angeschlossen sind, daß die beiden NOR-Gatter (G46, G48) und der Inverter (G5o) an den Ausgang des ersten NAND-Gatters (G41) angeschlossen ist, daß die beiden anderen Eingänge der NOR-Gatter (G46, G48) an die negierten Ausgänge (Q) des zweiten J/K-Flip-Flops (J2) bzw. des ersten J/K-Flip-Flops (J1) angeschlossen sind, daß die K-Eingänge der drei J/K-Flip-Flops (Jl - J3) zyklisch vertauscht mit den Ausgängen des Inverters (G47) bzw. zweier NOR-Gatter (G49, G51) verbunden sind, daß je ein Eingang der beiden NOR-Gatter (G49, G51) sowie der Eingang des Inverters (G47) an den Ausgang des zweiten NAND-Gatters (G42) angeschlossen ist, und daß die beiden anderen Eingänge der NOR-Gatter (G49, G5o) mit den Ausgängen (Q) des zweiten bzw. dritten J/K-Flip-Flops (J2, J3) verbunden sind.

21. Anordnung nach den Ansprüchen 16 bis 19, dadurch gekennzeichnet, daß das Schieberegister sechs J/K-Flip-Flops (Jl - J6) sowie zehn NOR-Gatter (G7o - G79) sowie zwei weitere Inverter (G8o, G81) enthält, daß die Takteingänge (C_k) der J/K-Flip-Flops (J1 - J6) an die invertierte zweite Taktfrequenz (f₂) angeschlossen sind, daß die J-Eingänge der J/K-Flip-Flops (Jl - J6) an die Ausgänge von NOR-Gatter (G7o - G74) bzw. an den Ausgang des einen Inverters (G81) angeschlossen sind, daß jeweils ein Eingang der NOR-Gatter (G7o - G74) und der Inverter (G81) an den Ausgang des ersten NAND-Gatters (G41)angeschlossen ist, daß die anderen Eingänge der NOR-Gatter (G7o - G74) an den negierten Ausgang (Q) des jeweils vorangestellten J/K-Flip-Flops (Jl - J5) angeschlossen ist, daß die K-Eingänge der ersten fünf J/K-Flip-Flops (Jl - J5) an die Ausgänge weiterer NOR-Gatter (G75 - G79) und der K-Eingang des sechsten J/K-Flip-Flops (J6) an den Ausgang eines weiteren Inverters angeschlossen sind, daß je ein Eingang der NOR-Gatter (G75 - G79) und der Eingang des weiteren Inverters (G8o) an den Ausgang des zweiten NAND-Gatters (42) und die anderen Eingänge der NOR-Gatter (G75 - G79) an den Ausgang Q des nachfolgenden J/K-Flip-Flops (J2 - J6) angeschlossen ist und daß die Ausgänge (Q) des dritten, vierten und fünften J/K-Flip-Flops (J3 - J5) an die Eingänge der nachgeschalteten Verknüpfungsstufe (lo) angeschlossen sind.

22. Anordnung nach den Ansprüchen 14 - 21, dadurch gekennzeichnet, daß die Ausgangssignale der Selbstanlaufstufe (8) und des Phasenkomparators (6) in der Verknüpfungslogik (lo) und der Ansteuerlogik (9) in der Weise verknüpft sind, daß sie folgender Wahrheitstabelle genügen und zu folgenden Schaltzuständen der Schalter (Sl - S8) der Schaltstufe (3) führen:

Bemerkung: 1) Keine Impulse auf Wicklung 22

2) Wicklung 22-in Kurzschluß auf OV

3) Keine Impulse auf Wicklung 22

4) + Impuls auf Wicklung 22

5) keine Impulse auf Wicklung 22

6) + Impuls auf Wicklung 22

7) - Impuls auf Wicklung 22

23. Anordnung zur Durchführung des Verfahrens nach Anspruch 7, dadurch gekennzeichnet, daß die Eingänge eines Vergleichsgliedes (4) sowohl mit einer Drehzahl-Erfassungseinrichtung (23) des reaktiven Motors (2) verbunden als auch mit zwei Referenzspannungen (U , U ) beaufschlagt sind und die beiden Ausgänge dieses Vergleichsgliedes (4) mit einer Entstör- und Verzögerungsstufe (5) verbunden sind, deren Ausgänge einerseits an eine Nominalbetriebs-Regeleinrichtung (6) andererseits an eine Selbstanlaufstufe (8) angeschlossen sind und daß die Ausgänge der Nominalbetriebs-Regeleinrichtung (6) und der Selbstanlaufstufe (8) über eine Ansteuerlogik (9) mit einer Schaltstufe (3) verbunden sind, an der sowohl die Versorgungsspannung (± U_ß) als auch die Wicklungen (22,23) des reaktiven Motors (2) angeschlossen sind.

24. Anordnung nach Anspruch 23, dadurch gekennzeichnet, daß weitere Eingänge der Selbstanlaufstufe (8) zum einen mit dem Ausgang eines Wartezeitgliedes (7) verbunden sind, an dessen Eingang eine frei wählbare Frequenz (f₃) gelegt ist und an dessen Ausgang ein von der Frequenz (f₃) und dem Nominallaufsignal (V) und der Anzahl der Verzögerungsstufen abhängiges Signal (N) ansteht, zum anderen mit einer oder mehreren freiwählbaren, vorzugsweise mit in Zweier-Potenzen steigenden Frequenzen (f_onz), beaufschlagt sind.

25. Anordnung nach den Ansprüchen 23 und 24, dadurch gekennzeichnet, daß das Vergleichsglied (4) zwei Komparatoren (41, 42) enthält, deren positiven Eingänge an die Drehzahl-Erfassungseinrichtung (23) und deren negativen Eingänge zum einen (1. Komparator 41) an die eine Referenzspannung (U ) zum anderen (2. Komparator 42) an die andere Referenzspannung (U_r) angeschlossen sind.

26. Anordnung nach den Ansprüchen 23 bis 25, dadurch gekennzeichnet, daß die Entstör- und Verzögerungsstufe zwei Teilstufen (51, 52) enthält, wobei die erste Entstör- und Verzögerungsstufe (51) mit dem Ausgang des ersten Komparators (41) und die zweite Entstör-und Verzögerungsstufe (52) mit dem Ausgang des zweiten Komparators (42) verbunden ist und der Ausgang (V) der ersten Entstör-und Verzögerungsstufe (51) an den Eingang der Selbstanlaufstufe (8) und die Ausgänge (I, I) der zweiten Entstör- und Verzögerungsstufe (52) an die Eingänge der Nominalbetriebs-Regeleinrichtung (6) angeschlossen sind.

27. Anordnung nach Anspruch 26, dadurch gekennzeichnet, daß die Entstör und Verzögerungsstufe (51, 52) aus der Reihenschaltung mehrerer getakteter Flip-Flops (D 1 - D 4 bzw. D 5 - D 8) bestehen, deren Takteingänge (Ck) synchron mit einer festlegbaren Frequenz (f₄) beaufschlagt sind, daß der Eingang des ersten getakteten Flip-Flops (D 1 bzw. D 5) mit dem Ausgang des ersten bzw. zweiten Komparators (41, 42) verbunden ist, daß die Ausgänge (Q) der getakteten Flip-Flops (D 1 - D 8) jeweils mit dem Eingang des nachfolgenden getakteten Flip-Flops (D 2 - D 4 bzw. D 6 - D 8) und der des'letzten getakteten Flip-Flops (D 4 bzw. D 8) mit einem Eingang eines nachgeschalteten ersten NAND-Gatters (G 1 - bzw. G 5) verbunden sind, an dessen anderen Eingang der Ausgang des jeweils ersten getakteten Flip-Flops (D 1 bzw. D 5) angeschlossen ist, daß an die Eingänge eines zweiten NAND-Gatters (G 2 bzw, G 6) die negierten Ausgänge (Q) des jeweils ersten bzw. letzten getakteten Flip-Flops (D 1 bzw. D 4, D 5 bzw. D 8) angeschlossen sind, daß die Ausgänge der NAND-Gattera(G 1, G 2 bzw. G 5, G 6) an einen Eingang eines nachgeschalten dritten bzw. vierten NAND-Gatters (G 3, G 4 bzw. G 7, G 8) angeschlossen sind, dessen anderer Eingang jeweils mit dem Ausgang des'jeweils.anderen NAND-Gatters (G 3, G 4 bzw. G 7, G8) verbunden ist und daß der Ausgang (V) des dritten NAND-Gatters (G 3) der ersten Entstör- und Verzögerungsstufe (51) an einem Eingang der nachgeschalteten Selbstanlaufstufe (8) und die Ausgänge (I, I) des dritten und vierten NAND-Gatters (G 7, G 8) der zweiten Entstör-und Verzögerungsstufe (52) an die Eingänge der nachgeschalteten Regeleinrichtung für den Nominalbetrieb (6) angeschlossen sind.

28. Anordnung nach Anspruch 23, dadurch gekennzeichnet, daß die Regeleinrichtung für den Nominalbetrieb (6) jeweils eine Regeleinrichtung (61, 62) für die beiden Nominallauf-Impulse (H6, Ho) aufweist, wobei jede Regeleinrichtung (61 bzw. 62) zwei D-Flip-Flops D_R1, D_R2 bzw. D_R3, D_R4) und zwei NOR-Gatter (G 12, G 13 bzw. G 14, G 15) enthält, die in der Weise miteinander verknüpft sind, daß die negierten Ausgänge (Q) beider D-Flip-Flops (^D_R1, D_R2, D_R3, D_R4) über das erste NOR-Gatter (G 12 bzw. G 14) zusammengefaßt sind, dessen Ausgang an die Reset-Eingänge der beiden D-Flip-Flops (D_R1, D_R2, D_R3, D_R4) angeschlossen ist, daß der negierte Ausgang (Q) des ersten D-Flip-Flops (D_R1 bzw. D_R3) und der Ausgang (Q) des zweiten D-Flip-Flops (D_R2 bzw. D_R4) sowie der Ausgang (I) bzw. der negierte Ausgang (I) der zweiten Entstör- und Verzögerungsstufe (52) an die drei Eingänge des zweiten NOR-Gatters (G 13 bzw. G 15) angeschlossen sind, daß die Ausgänge dieser beiden NOR-Gatter (G 13, G 15) mit Eingängen der Ansteuerlogik (9) verbunden sind, daß die Eingänge der D-Flip-Flops (D_R1 - D_R4) an positives Potential angeschlossen sind und daß der Takteingang (C_k) des ersten D-Flip-Flops (D_R1 bzw. D_R3) mit der abfallenden bzw. ansteigenden Flanke einer von der Selbstanlaufstufe (8) vorgegebenen Frequenz (f₂ bzw. f₂) und der Takteingang des zweiten D-Flip-Flops (D_R2 bzw. D_R4) mit der ansteigenden bzw. abfallenden Flanke (I bzw. I) der am Ausgang der zweiten Entstör- und Verzögerungsstufe (52) anstehenden Impulse beaufschlagt ist.

29. Anordnung nach Anspruch 23, dadurch gekennzeichnet, daß die Selbstanlaufstufe (8) eine Reihenschaltung von mindestens zwei T-Flip^-Flops (T_R4, T_R5' T_R6) enthält, deren negierte Ausgänge (Q) auf den Eingang des nachfolgenden T-Flip^-Flops (TR4, T_R5, T_R6) und der Ausgang des dritten Flip-Flops (T_R6) auf den Eingang eines ersten NOR-Gatters (G 9) geschaltet sind und Signale (P, R, S) abgeben, daß der Eingang des ersten T-Flip-Flops (T_R4) mit einem vorgebbaren Signal (N) angesteuert ist, daß die Reset-Eingänge (R) gemeinsam an den Ausgang einer Gatter-Schaltung mit drei NOR-Gatters (G 9, G lo, G 11) angeschlossen sind, wobei die Eingänge des ersten NOR-Gatter (G 9) sowohl mit dem negierten Ausgang (Q) des letzten T-Flip-Flops (T_R6) als auch mit dem vorgebbaren Signal (N) beaufschlagt sind, daß ein Eingang des zweiten NOR-Gatters (lo) mit dem Ausgang des ersten NOR-Gatters (G 9) verbunden ist und der zweite Eingang mit dem Selbstanlaufsignal (V) beaufschlagt ist und daß das dritte NOR-Gatter (G 11) sowohl mit dem Ausgang des zweiten NOR-Gatters (G lo) verbunden als auch mit dem Umschaltsignal (β) beaufschlagt ist, daß vier UND-Gatter (G 3₀ - G 33) vorgesehen sind, an deren Eingänge folgende Signale gelegt sind:

Erstes UND-Gatter (G 30): negiertes Umschaltsingal (β) und drittes Frequenzsignal (f_o3z)

Zweites UND-Gatter (G 31): Umschaltsignal (β), Ausgangssignal (P) des ersten T-Flip-Flops (TR4), Ausgangssignal (R) des zweiten T-Flip-Flops T_R5) und erstes Frequenzsignal (f_olz)

Drittes UND-Gatter (G 32): Umschaltsin^gal (β), negiertes Ausgangssignal (P) des ersten T-Flip-Flops (TR4), Ausgangssignal (R) des zweiten T-Flip-Flops (T_R5) und zweites Frequenzsignal (f_o2z)

Viertes UND-Gatter (G 33): Umschaltsignal (β), negiertes Ausgangssignal (R) des zweiten T-Flip-Flops (T_R5) und drittes Frequenzsignal (f_o3z)_'

daß die Ausgänge der UND-Gatter (G 3o - G 33) über ein NOR-Gatter (G 34) zur Impulsfolge (f_o) zusammengefaßt sind, der mit dem Eingang einer nachgeschalteten Frequenz-Untersetzerstufe (82, 83) verbunden ist, und daß ein Flip-Flop (81) vorgesehen ist, an dessen Eingängen das negierte Ausgangssignal () des dritten T-Flip-Flops und das Ausgangssignal eines weiteren NOR-Gatters (36) an dem das negierte Ausgangssignal () und das vorgebbare Signal (N) zusammengefaßt sind, anliegen, und an dessen Ausgänge das Umschaltsingal (β) sowie das negierte Umschaltsignal (β) anstehen.

3₀. Anordnung nach den Ansprüchen 23 - 29, dadurch gekennzeichnet, daß der reaktive Motor (2) zwei Wicklungen (22, 23) aufweist, von denen im Selbstanlaufbetrieb beide Wicklungen (22, 23) als Feldwicklungen und im Nominalbetrieb die eine Wicklung (22) als Feldwicklung und die andere Wicklung (23) als Sensorwicklung zur Drehzahlerfassung dient.

31. Anordnung nach den Ansprüchen 23 - 3₀, dadurch gekennzeichnet, daß beide Wicklungen (22, 23) des reaktiven Motors (2) mit - Schaltern (S 1 - S 8) der Schaltstufe (3) verbunden sind, wobei die Schalter (S 1 - S 8) wechselweise an den einen oder anderen Pol der Spannungsquelle (+ U_B) und das eine oder andere Wicklungsende der Wicklungen (22, 23) angeschlossen sind.

32. Anordnung nach den Ansprüchen 23 - 31, dadurch gekennzeichnet, daß die Ansteuerlogik (9) Ausgänge (T 5 - T 8) aufweist, die je zwei Schalter (S 1, S 5 bzw. S 2, S 6 bzw. S 3, S 7 bzw. S 4, S 8) der Schaltstufe (3) ansteuern.

33. Anordnung nach den Ansprüchen 23 - 32, dadurch gekennzeichnet, daß die Ausgangssignale der Selbstanlaufstufe (8) und der Regeleinrichtung für den Nominalbetrieb (6) in der Ansteuerlogik (9) in der Weise verknüpft sind, daß sie folgender Wahrheitstabelle genügen und zu folgenden Schaltzuständen der vom jeweiligen Ausgangssignal (T 5 - T 8) angesteuerten Schalter (S 1 - S 8) der Schaltstufe (3) führen:

bedeutet.

34. Anordnung nach Anspruch 23, dadurch gekennzeichnet, daß das Wartezeitglied (7) aus einer oder mehreren Verzögerungsstufen (T-Flip-Flops TR 1 bis TR 3) besteht, deren Reset-Eingänge synchron in Abhängigkeit vom Nominallauf-Signal (V) und vom Umschaltsignal (β) zurückgesetzt werden, und an dessen Ausgang das vorgebbare Signal (N) ansteht. 35.

35. Anordnung nach den vorangegangenen Ansprüchen, dadurch gekennzeichnet, daß zwischen den beiden Wicklungen (22, 23) des reaktiven Motors (2) ein Winkel von

mit k = 1, 3, 5 und

eingeschlossen wird.

36. Anordnung nach den vorangegangenen Ansprüchen, dadurch gekennzeichnet, daß zwei Wicklungsenden der Wicklungen (22 und 23) zusammengeschaltet sind und dieser gemeinsame Wicklungsanschluß über zwei Schalter S 2, 4 und S 5, 7) sowie die beiden anderen Wicklungsenden über je zwei Schalter (S 1, S 6 bzw. S 3, S 8) an die Ansteuerlogik (9) angeschlossen sind und daß das eine Wicklungsende der zweiten Wicklung (23) mit den positiven Eingängen der Komparatoren (41, 42) und der negative Eingang des einen Komparators (42) mit dem Minuspol der Stromversorgung (U_6-) und der andere Komparator (41) an die eine Referenzspannung (Us) angeschlossen ist.

Zeichnung