Verfahren und Schaltungsanordnung zum Aufnehmen und Abgeben von Datenblöcken, insbesondere für Eisenbahnanlagen

Abstract

 Die Erfindung bezieht sich auf ein Verfahren und eine Schaltungsanordnung zum Aufnehmen und Abgeben von Datenblöcken in bzw. von über eine Übertragungsstrecke (L1) miteinander verbundenen Datenaufnahme-/Datenabgabeeinrichtungen (MC1, MCn), denen jeweils eine gesonderte Datenerzeugungseinrichtung zugehörig ist. Die Daten werden von der jeweiligen Datenaufnahme-/Datenabgabeeinrichtung (MC1, MCn) in Form von wenigstens eine Adresse enthaltenden Datenblöcken an die Übertragungsstrecke abgegeben. Um sicherzustellen, daß jeder der abgegebenen Datenblöcke von einer festlegbaren Anzahl von Datenaufnahme-'Datenabgabeemrichtungen (MC1, MCn) aufgenommen werden kann, wird als Adresse des jeweiligen Datenblocks die Adresse derjenigen Datenaufnahme-_/Datenabgabeeinrichtung verwendet, von der der betreffende Datenblock abgegeben wird. Die Abgabe der Datenblöcke von den Datenaufnahme-'Datenabgabeeinrichtungen (MC1, MCn) erfolgt in der Reihenfolge der diesen Datenaufnahme-^/Datenabgabeeinrichtungen (MC1, MCn) zugehörigen Adressen. In jeder der Datenaufnahme-/Datenabgabeeinrichtungen (MC1, MCn) werden lediglich Datenblöcke mit solchen Adressen aufgenommen, die in einem bestimmten festgelegten Verhältnis zur Adresse der jeweiligen Datenaufnahme-/Datenabgabeeinrichtung (MC1, MCn) stehen. Das bevorzugte Anwendungsgebiet der Erfindung sind Eisenbahnanlagen, bei denen Datenblöcke zwischen einzelnen Zugüberwachungsbereichen übermittelt werden.

Beschreibung

[0001] Die Erfindung bezieht sich auf ein Verfahren und eine Schaltungsanordnung zum Aufnehmen und Abgeben von Datenblöcken in bzw. von über eine Übertragungsstrecke miteinander verbundenen Datenaufnahme-/Datenabgabeeinrichtungen, denen jeweils eine gesonderte Datenerzeugungseinrichtung zugehörig ist, die Daten an ihre Datenaufnahme-/Datenabgabeeinrichtung abgibt, von der die betreffenden Daten in Form von wenigstens eine Adresse enthaltenden Datenblöcken an die Übertragungsstrecke abgegeben werden, über welche die Datenblöcke wenigstens von für die Aufnahme der Datenblöcke bestimmten Datenaufnahme-/Datenabgabeeinrichtungen aufgenommen werden, insbesondere für Eisenbahnanlagen zur Übermittlung von Datenblöcken zwischen einzelnen Zugüberwachungsbereichen.

[0002] Es ist bereits eine Fernmeldeanlage mit einer eine Vielzahl von Teilnehmerstellen verbindenden Zeitvielfachlei-, tung und mit einer Zeitgeberstelle (Taktgeber) bekannt (DE-AS 18 04 624), die auf der Zeitvielfachleitung mehre Zeitvielfachkanäle bestimmt und dazu ein Synchronisierzeichen aussendet. Die Zeitvielfachleitung ist schleifenförmig geschlossen. Jede Teilnehmerstelle synchronisiert sich aufgrund des von der Zeitgeberstelle in einem Synchronisierkanal ausgesandten Synchronisierzeichens mit dem Zeitraster der Zeitgeberstelle. Von einer beliebigen Teilnehmerstelle wird zur Herstellung einer abgehenden Verbindung irgendein von der Zeitgeberstelle als frei gekennzeichneter Zeitvielfachkanal belegt. Eine solche rufende Teilnehmerstelle wird während des Verbindungsaufbaus in dem belegten Kanal anstelle einer Nachricht das Kennzeichen der zurufenden Teilnehmerstelle, also die Adresse der zurufenden Teilnehmerstelle, auf die Leitung abgeben. Alle unbelegten Teilnehmerstellen überwachen dann alle Kanäle auf den Empfang ihres eigenen Kennzeichens, also ihrer eigenen Adresse. Dies bedeutet, daß mit den von einer rufenden Teilnehmerstelle abgegebenen Datenblöcken jeweils nur eine Adresse zur Bezeichnung einer anzusteuernden weiteren Teilnehmerstelle abgegeben wird. Sollen von einer rufenden Teilnehmerstelle Datenblöcke an mehrere zu rufende Teilnehmerstellen abgegeben werden, so kann dies bei der bekannten Fernmeldeanlage nur dadurch geschehen, daß die betreffenden Nachrichtensignale bzw. Datenblöcke mit einer Mehrzahl von Adressen, also mehrmals abgegeben wird. Der insgesamt erforderliche Belegungsaufwand auf der Zeitvielfachleitung und auch der schaltungstechnische Aufwand sind damit relativ hoch.

[0003] Es sind ferner ein Verfahren und eine Schaltungsanordnung zum Übertragen von digitalen Nachrichtensignalen von Signalsendern zu Signalempfängern bekannt (DE-AS 24 46 696), wozu die Nachrichtensignale zusammen mit einem ihnen vorangehenden, einen für die Aufnahme der Nachrichtensignale bestimmten Signalempfänger angebenden Adressensignal abgegeben werden. Ein Übertragungsvorgang erfolgt dabei jeweils erst dann, wenn in einem Signalsender die für eine Übertragung vorgesehenen Nachrichtensignale in einer bestimmten Anzahl vorliegen. Im Prinzip handelt es sich damit bei dem betreffenden bekannten Verfahren um ein Paket-Vermittlungs- und Übertragungssystem. Auch in diesem Fall wird mit den jeweils abgegebenen Nachrichtensignalen die Adresse des einzigen Signalempfängers bereitgestellt, für den die betreffenden Nachrichtensignale bestimmt sind. Um einen bestimmtenp^- Nachrichtensignalblock einer Mehrzahl von Signalempfän= gern zuzuführen, muß auch in diesem Fall der betreffende Nachrichtensignalblock mit einer der Anzahl der betreffenden Signalempfänger entsprechenden Anzahl von Adressen mehrmals abgegeben werden, was einen zuweilen nicht unerheblichen Aufwand mit sich bringt.

[0004] Der Erfindung liegt demgemäß die Aufgabe zugrunde, einen einfachen Weg zu zeigen, wie ein und derselbe Datenblock durch eine festlegbare Anzahl von Datensignalaufnahme-/ Datensignalabgabeeinrichtungen aufgenommen werden kann.

[0005] Gelöst wird die vorstehend aufgezeigte Aufgabe bei einem Verfahren der eingangs genannten Art erfindungsgemäß dadurch, daß von sämtlichen Datenaufnahme-/Datenabgabeeinrichtungen Datenblöcke in einer durch die Reihenfolge von den betreffenden Datenaufnahme-/Datenabgabeeinrichtungen individuell zugehörigen Adressen festgelegten Reihenfolge abgegeben werden, daß von jeder Datenaufnahme-/Datenabgabeeinrichtung die dieser individuell zugehörige Adresse als Teil des jeweils abzugebenden Datenblockes abgegeben wird und daß in jeder Datenaufnahme-/Datenabgabeeinrichtung lediglich Datenblöcke mit solchen Adressen aufgenommen werden, die in einem bestimmten festgelegten Verhältnis zur Adresse der jeweiligen Datenaufnahme-/Datenabgabeeinrichtung stehen.

[0006] Die Erfindung bringt den Vorteil mit sich, daß auf relativ einfache Weise durch einmalige Aussendung eines Datenblockes von einer sendenden Datenaufnahme-/Datenabgabeeinrichtung sichergestellt ist, daß dieser Datenblock von als Empfänger wirkenden gewünschten Datensignalaufnahme-/Datensignalabgabeeinrichtungen aufgenommen werden kann, ohne daß dazu mit dem betreffenden Datenblock noch gesonderte Angaben mitzuübertragen sind, welche die für die Aufnahme dieses Datenblocks in Frage kommenden Datensignalaufnahme-/Datensignalabgabeeinrichtungen bezeichnen. Überdies ermöglicht die Erfindung auf besonders einfache Weise, die für die Aufnahme von Datenblöcken von bestimmten Datensignalaufnahme-/Datensignalabgabeeinrichtungen her bestimmten Datensignalaufnahme-/Datensignalabgabeeinrichtungen festzulegen, und zwar allein in den für die Aufnahme der betreffenden Datenblöcke vorzusehenden Datenaufnahme-/Datenabgabeeinrichtungen.

[0007] Zweckmäßigerweise werden in jeder Datenaufnahme-/Datenabgabeeinrichtung die in den jeweils zugeführten Datenblökken enthaltenen Adressen zur Festlegung einer tatsächlichen Aufnahme der betreffenden Datenblöcke überprüft. Diese Maßnahme bringt den Vorteil mit sich, daß zunächst sämtliche übertragenen Datenblöcke in jeder Datenaufnahme-/Datenabgabeeinrichtung aufgenommen werden können, um anschließend durch Überprüfung zu bestimmen, ob der jeweils gerade aufgenommene Datenblock tatsächlich aufgenommen und verarbeitet werden sollte oder nicht.

[0008] Vorzugsweise wird in der jeweiligen Datenaufnahme-/Datenabgabeeinrichtung die Abgabe eines Datenblockes erst eine bestimmte festgelegte Sicherheitszeitspanne nach Aufnahme eines Datenblockes vorgenommen, dessen Adresse die in der Adressen-Reihenfolge der Adresse der betreffenden Datenaufnahme-/Datenabgabeeinrichtung unmittelbar vorangeht. Dadurch ist in vorteilhafter Weise sichergestellt, daß die Verarbeitungszeiten von mit den einzelnen Datenaufnahme-/Datenabgabeeinrichtungen verbundenen Anschlußeinrichtungen (Modems) hinsichtlich der Aufnahme und Abgabe von Datenblöcken berücksichtigt sind, ohne daß es zu Schwierigkeiten im zeitlichen Ablauf der Übertragung der einzelnen Datennblöde kommt..

[0009] Von besonderem Vorteil ist es ferner, wenn bei Ausfall der Datenaufnahme-/Datenabgabeeinrichtung, welche nach der Adressen-Reihenfolge als nächste Datenaufnahme-/Datenabgabeeinrichtung einen Datenblock auszusenden hat, und bei Ausfall von gegebenenfalls weiteren Datenaufnahme-/Datenabgabeeinrichtungen in der Adressen-Reihenfolge die Aussendung eines Datenblockes von der in der betreffenden Adressen-Reihenfolge ersten betriebsfähigen Datenaufnahme-/Datenabgabeeinrichtung um eine der Anzahl der betreffenden ausgefallenen Datenaufnahme-/Datenabgabeeinrichtungen entsprechende Anzahl von Zusatzzeitspannen nach Ablauf der nach Auftreten des letzten Datenblockes berücksichtigten Sicherheitszeitspanne verzögert vorgenommen wird. Durch diese Maßnahme ergibt sich der Vorteil, daß bei Wiederinbetriebnahme der ausgefallenen bzw. betriebsunfähigen Datenaufnahme-/Datenabgabeeinrichtungen eine einfache Möglichkeit vorhanden ist, die von diesen Datenaufnahme-/Datenabgabeeinrichtungen abzugebenden Datenblöcke zeitgerecht in das vorgesehenen Übertragungszeitraster unterzubringen. Mit anderen Worten ausgedrückt heißt dies, daß die zuletzt betrachtete zweckmäßige Maßnahme den Vorteil mit sich bringt, daß der Betrieb der zunächst ausgefallenen Datenaufnahme-/Datenabgabeeinrichtungen bei deren Wiederinbetriebnahme leicht auf das benutzte Übertragungszeitraster synchronisiert werden kann. Dabei wird jede Zusatzzeitspanne vorzugsweise kürzer gewählt als die Sicherheitszeitspanne. Dadurch wird dann ein zeitlicher Gewinn bei Ausfall einzelner Datenaufnahme-/Datenabgabeeinrichtungen hinsichtlich der Zeitspanne erzielt, nach der von ein und derselben Datenaufnahme-/Datenabgabeeinrichtung Datenblöcke abgegeben werden.

[0010] Zur Durchführung des Verfahrens gemäß der Erfindung ist es zweckmäßig, eine Schaltungsanordnung zu verwenden, die dadurchhekennzeichnet ist, daß jede der an einer,Übertragungsstrecke angeschlossenen Datenaufnahme-/Datenabgabeeinrichtungen eine einen Mikroprozessor enthaltende Zwischenspeicher- und Auswerteschaltung aufweist, die mit einem Zwischenspeicher eingangsseitig an der Übertragungsstrecke und an einer Datenerzeugungseinrichtung angeschlossen ist und die ausgangsseitig mit der Übertragungsstrecke und mit einer Datenauswerteeinrichtung der betreffenden Datenaufnahme-/Datenabgabeeinrichtung verbunden ist. Hierdurch ergibt sich der Vorteil eines relativ geringen schaltungstechnischen Aufwands für die jeweilige Datenaufnahme-/Datenabgabeeinrichtung. Danach kommt man im Prinzip mit einer Zwischenspeicheranordnung und einer Auswerteanordnung aus, um die über die Übertragungsstrecke übertragenen Datenblöcke zunächst aufzunehmen und hinsichtlich ihrer Brauchbarkeit in der betreffenden Datenaufnahme-/Datenausgabeeinrichtung zu überprüfen. Andererseits dienen die betreffenden Anordnungen auch dazu, die von der betreffenden Datenaufnahme-/Datenabgabeeinrichtung an die Übertragungsstrecke abzugebenden Datenblöcke bereitzustellen.

[0011] Vorzugsweise nimmt der Mikroprozessor jeder Datenaufnahme-/ Datenabgabeeinrichtung die Überprüfung der Adressen der von der Übertragungsstrecke her zugeführten Datenblöcke . anhand wenigstens der seiner Datenaufnahme-/Datenabgabeeinrichtung zugehörigen und in dieser festgehaltenen Adresse vor. Dies bringt den Vorteil eines besonders ge-. ringen Aufwands hinsichtlich der Feststellung der Brauchbarkeit der in der jeweiligen Datenaufnahme-/Datenabgabeeinrichtung über die Übertragungsstrecke zunächst aufgenommenen Datenblöcke mit sich. So ist es beispielsweise ohne weiteres möglich, die Brauchbarkeit der in der jeweiligen Datenaufnahme-/Datenabgabeeinrichtung zunächst aufgenommenen Datenblöcke dadurch zu ermitteln, daß festgestellt wird, ob die mit diesen Datenblöcken übertragenen Adressen bezogen auf die Adresse A der betreffenden Datenaufnahme-/Datenabgabeeinrichtung die Adressen A-1, A-2, A+1 bzw. A+2 sind. Um diese Überprüfung vornehmen zu können, kann beispielsweise die mit dem jeweiligen Datenblock übertragene Adresse unter der Steuerung des Mikroprozessors der jeweiligen Datenaufnahme-/Datenabgabeeinrichtung um einen Wert von 1 bzw. 2 verändert werden, um dann mit der Adresse der betreffenden Datenaufnahme-/Datenabgabeeinrichtung verglichen zu werden; zeigt ein derartiger Vergleich eine Übereinstimmung der miteinander verglichenen Adressen an, so kann die dadurch erzielte Aussage dazu herangezogen werden, die Brauchbarkeit des betreffenden Datenblockes anzugeben. Unter Brauchbarkeit wird hier verstanden, daß der jeweilige Datenblock in der betreffenden Datenaufnahme-/Datenabgabeeinrichtung für eine Verarbeitung brauchbar ist.

[0012] Zweckmäßigerweise ist in jeder Datenaufnahme-/Datenabgabeeinrichtung eine Anzeigeeinrichtung vorgesehen, welche in den zu berücksichtigenden Datenblöcken enthaltene Daten und von der zugehörigen Datenerzeugungseinrichtung bereitgestellte Daten anzuzeigen gestattet. Dies bringt den Vorteil mit sich, daß in jeder Datenaufnahme-/Datenabgabeeinrichtung die Dateninformationen sichtbar gemacht werden können, die am Ort der jeweiligen Datenaufnahme-/ Datenabgabeeinrichtung von Bedeutung sind. Diese Maßnahme ist insbesondere für Eisenbahnanlagen von Bedeutung, bei denen zwischen einzelnen Zugüberwachungsbereichen Datenblöcke übertragen werden, die beispielsweise Zugnummern enthalten.

[0013] Zweckmäßigerweise ist die Adresse jedes von der jeweiligen Datenaufnahme-/Datenabgabeeinrichtung abzugebenden Datenblockes in'einem zerstörungsfrei auslesbaren Speicher der betreffenden Datenaufnahme-/Datenabgabeeinrichtung gesichert festgehalten. Dies bringt den Vorteil mit sich, daß auch bei Ausfall des Betriebs der gesamten Schaltungsanordnung die Adressen der einzelnen Datenaufnahme-/Datenabgabeeinrichtungen nicht verloren gehen. In gleicher Weise wird man übrigens auch die Angaben gesichert speichern, die in der jeweiligen Datenaufnahme-/ Datenabgabeeinrichtung festlegen, welche Adressen der Datenblöcke von anderen Datenaufnahme-/Datenabgabeeinrichtungen tatsächlich in der jeweiligen Datenaufnahme-/Datenabgabeeinrichtung eine Erfassung freigeben.

[0014] Der der jeweiligen Datenaufnahme-/Datenabgabeeinrichtung zugehörige genannte Speicher enthält vorzugsweise auch ein das Ende des jeweils zu übertragenden Datenblocks anzeigendes Endesignal gespeichert; dieses Endesignal wird im Anschluß an die nach der Abgabe der zugehörigen Adresse abzugebenden Daten oder bei Nichtvorhandensein derartiger Daten im Anschluß an die betreffende zugehörige Adresse aus dem Zwischenspeicher ausgelesen und an die Übertragungsstrecke abgegeben. Diese Maßnahme bringt den Vorteil mit sich, daß für die Übertragung der Datenblöcke.nicht ein starres Zeitraster bereitgestellt werden muß, sondern daß vielmehr Datenblöcke mit einer unterschiedlichen Anzahl von Datensignalen übertragen werden können.

[0015] Von Vorteil ist es ferner, wenn der Mikroprozessor der jeweiligen Zwischenspeicher- und Auswerteschaltung an einem gesonderten Steuereingang bei Zuführung eines Datenblockes von der Übertragungsstrecke her in einen solchen Steuerzustand versetzbar ist, daß der betreffende Datenblock zunächst in den zugehörigen Zwischenspeicher einspeicherbar und die Adresse dieses Datenblocks zur Ermittelung einer Aufnahme-Freigabe feststellbar ist. Der Mikroprozessor der betreffenden Datenaufnahme-/Datenabgabeeinrichtung steuert dabei auf die Feststellung einer Aufnahme-Freigabe bezüglich eines gerade aufgenommenen Datenblockes die Abgabe dieses Datenblockes an die zugehörige Datenauswerteeinrichtung. Auf diese Weise ist ein relativ einfacher und dennoch sicherer Betriebsablauf in der jeweiligen Datenaufnahme-/Datenabgabeeinrichtung hinsichtlich der dieser zugeführten Datenblöcke ermöglicht.

[0016] Jede Datenabgabe-/Datenaufnahmeeinrichtung ist mittels einer Serien-Parallel- bzw. Parallel-Serien-Umsetzeinrichtung mit der Übertragungsleitung verbunden. Dies ermöglicht in vorteilhafter Weise, in der jeweiligen Zwischenspeicher- und Auswerteschaltung im Parallelbetrieb und damit relativ schnell arbeiten zu können. Im übrigen wird diese Maßnahme dem Aufbau üblicher Mikroprozessoren gerecht, die Signale im Parallelformat aufnehmen bzw. abgeben.

[0017] Der Mikroprozessor der jeweiligen Datenaufnahme-/Datenabgabeeinrichtung gestattet die Aussendung eines Datenblokkes von der betreffenden Datenaufnahme-/Datenabgabeeinrichtung freigebende bzw. bewirkende Auslösesignale um festgelegte Zeitspannen nach Aufnahme eines Datenblockes durch die betreffende Datenaufnahme-/Datenabgabeeinrichtung wirksam zu steuern. Dies bringt den Vorteil mit sich, daß in der jeweiligen Datenaufnahme-/Datenabgabeeinrichtung auf besonders einfache Weise die erwähnten Zeitspannen für die Verzögerung der Abgabe von Datenblöcken bereitgestellt werden können. Zweckmäßigerweise werden die betreffenden Zeitspannen dadurch bereitgestellt, daß der jeweilige Mikroprozessor in einzelne Programm- bzw. Zeitschleifen einbezogen oder daß em gesonderter Zahler betrieben wird.

[0018] Zweckmäßigerweise sind für die Aufnahme von Daten von der zugehörigen Datenerzeugungseinrichtung und für die Aufnahme der von anderen Datenaufnahme-/Datenabgabeeinrichtungen her aufgenommenen Datenblöcke in der jeweiligen Datenaufnahme-/Datenabgabeeinrichtung gesonderte Register vorgesehen, die zusammen mit dem Zwischenspeicher und dem Mikroprozessor der betreffenden Datenaufnahme-/ Datenabgabeeinrichtung an'ein Busleitungssystem angeschlossen sind, an welchem ferner ein Programm- und Steuerdaten enthaltender Speicher und eine mit der Übertragungsstrecke verbundene Verbindungsschaltung angeschlossen sind. Dadurch ergibt sich der Vorteil, daß auf besonders einfache Weise herkömmliche Mikroprozessor-Verbindungsstrukturen benutzt werden können.

[0019] Mit der Übertragungsstrecke, die insbesondere eine zweiadrige Übertragungsleitung sein mag, ist zweckmäßigerweise eine sämtliche Datenblöcke aufnehmende zentrale Überwachungsanordnung über eine Datenaufnahme-/Datenabgabeeinrichtung verbunden, über die die zentrale Überwachungsanordnung gegebenenfalls selektiv an einzelne Datenaufnahme-/Datenabgabeeinrichtungen Datenblöcke abzugeben vermag.

[0020] Dadurch kann in vorteilhafter Weise sichergestellt werden, daß bei Ausfall der einzelnen dezentralen Datenaufnahme-/ Datenabgabeeinrichtungen die vor einem solchen Ausfall noch aufgetretenen Datenblöcke bzw. Informationen für die betreffenden Datenaufnahme-/Datenabgabeeinrichtungen nicht verloren sind, wenn diese wieder in Betrieb gesetzt werden. In diesem Fall können nämlich die betreffenden Informationen bzw. Datenblöcke von der zentralen Überwachungsanordnung selektiv an die wieder in Betrieb genommenen Datenaufnahme-/Datenabgabeeinrichtungen abgegeben werden. Dies setzt zwar voraus, daß die zentrale Überwachungsanordnung Kenntnis über den Ausfall der' einzelnen Datenaufnahme-/Datenabgabeeinrichtungen hat, was allerdings durch einfache Überwachung der Adressen sämtlicher über die Übertragungsstrecke übertragener Datenblöcke möglich ist.

[0021] Anhand von Zeichnungen wird die Erfindung nachstehend beispielsweise näher erläutert.

[0022] 

Fig. 1 zeigt in einem Blockdiagramm eine Schaltungsanordnung gemäß der Erfindung.

Fig. 2 zeigt in einem Blockdiagramm einen möglichen Aufbau einer der bei der Schaltungsanordnung gemäß

Fig. 1 verwendeten Datenaufnahme-/Datenabgabeeinrichtungen.

Fig. 3 zeigt in einem Diagramm einen möglichen Aufbau eines der bei der Schaltungsanordnung gemäß Fig. 1 übertragenen Datenblöcke.

Fig. 4 zeigt in einem Diagramm den möglichen Aufbau eines _, weiteren Datenblockes.

Fig. 5 bis 9 veranschaulichen anhand von Zeitdiagrammen die Übertragung von einzelnen Datenblöcken bei einer Schaltungsanordnung gemäß Fig. 1.

[0023] In Fig. 1 ist in einem Blockschaltbild eine Schaltungsanordnung gemäß einer Ausführungsform der Erfindung gezeigt. Diese Schaltungsanordnung wird insbesondere für Eisenbahnanlagen benutzt, um Datenblöcke zwischen einzelnen Zugüberwachungsbereichen zu übertragen, die in Fig. 1 mit Bf1 bis Bfn angedeutet sind. Bei diesen Zugsüberwachungsbereichen mag es sich beispielsweise um an einer Eisenbahnstrecke liegende Bahnhöfe handeln. Die erwähnten Datenblöcke umfassen in diesem Fall vorzugsweise Zugnummern, wenn es sich bei der Schaltungsanordnung um eine Rechner-Zugüberwachungsanlage oder um eine Zugnummernmeldeanlage handelt.

[0024] Bei der in Fig. 1 dargestellten Schaltungsanordnung sind die als Datenerzeugungseinrichtungen aufzufassenden Bahnhöfe bzw. Zugüberwachungsbereiche Bf1 bis Bfn jeweils mit einer zugehörigen Datenaufnahme-/Datenabgabeeinrichtung MC1 bis MCn verbunden. An die jeweils zugehörige Datenaufnahme-/Datenabgabeeinrichtung MC1 bis MCn geben die betreffenden Datenerzeugungseinrichtungen Bf1 bis Bfn Daten ab, die an andere Datenaufnahme-/Datenabgabeeinrichtungen zu übertragen sind. Bei diesen Daten handelt es sich im vorliegenden Fall um Informationsdaten, die in Form von Datenblöcken oder Datenbytes zusammengestellt werden. Hierauf wird weiter unten noch näher eingegangen werden.

[0025] Die Datenaufnahme-/Datenabgabeeinrichtungen MC1 bis MCn sind über ihnen individuell zugehörige Modems Md1 bis Mdn mit einer AnschluBschaltung As1 bis Asn verbunden, die eine Verbindung zu einer Übertragungsstrecke herstellt, bei der es sich im vorliegenden Fall um eine zweiadrige Übertragungsleitung L1 handeln mag, die sämtliche Anschlußschaltungen As1 bis Asn in der in Fig. 1 angedeuteten Weise miteinander verbindet. Dies bedeutet, daß die einzelnen Anschlußschaltungen As1 bis Asn durch einfache Verbindungsschaltungen gebildet sein können, über die die Modems Md1 bis Mdn beispielsweise direkt mit der Übertragungsleitung L1 verbunden sein können. Bezüglich der Modems Md1 bis Mdn sei angemerkt, daß diese durch herkömmliche Modems gebildet sein können, welche die ihnen von den Datenaufnahme-/Datenabgabeeinrichtungen MC1 bis MCn her zugeführten Datensignale in eine Signalform umsetzen, die sich für die Übertragung über die Übertragungsleitung L1 besonders gut eignet. Andererseits setzen die Modems Md1 bis Mdn die ihnen über die Übertragungsleitung L1 zugeführten Übertragungssignale in eine'Form um, die von den Datenaufnahme-/Datenabgabeeinrichtungen MC1 bis MCn verarbeitet werden kann.

[0026] Mit der Übertragungsleitung L1 ist ferner über eine Übertragungsleitung Ln eine Anschlußschaltung Asz verbunden, mit der eine zentrale Überwachungsanordnung Uw verbunden ist, und zwar über eine gesonderte Datenaufnahme-/Datenabgabeeinrichtung MCz und ein Modem Mdz. Diese zentrale Überwachungsanordnung Uw kann eine Betriebssteuerzentrale sein, in der sämtliche Datensignale gesammelt werden, die über die Übertragungsleitung L1 und damit über die Übertragungsleitung Ln übertragen werden. Die zentrale Überwachungsanordnung Uw enthält somit gewissermaßen ein Spiegelbild der sämtlichen "dezentralen" Datenaufnahme-/Datenabgabeeinrichtungen MC1 bis MCn zugeführten Datensignale.

[0027] In Fig. 2 ist in einem Blockdiagramm ein möglicher Aufbau einer der in Fig. 1 angedeuteten Datenaufnahme-/Datenabgabeeinrichtungen MC1 bis MCn, MCz veranschaulicht. Die in Fig. 2 dargestellte Datenaufnahme-/Datenabgabeeinrichtung ist generell mit MC bezeichnet. Sie weist eine Zwischenspeicher- und Auswerteschaltung auf, zu der ein Zwischenspeicher FIFO oder RAM und ein Mikroprozessor CPU mit zugehörigem Programm- und Datenspeicher ROM gehören. Der Speicher FIFO oder RAM ist ein Speicher, der das erste ihm eingangsseitig zugeführte Datensignal wieder als erstes Datensignal ausgangsseitig abzugeben.gestattet.

[0028] Der Mikroprozessor CPU, der Speicher FIFO/RAM und der Speicher ROM sind gemeinsam an einem Busleitungssystem angeschlossen, welches eine Adreßbusleitung AB, eine Datenbusleitung DB und eine Steuerbusleitung CB umfaßt. Jede dieser Busleitungen AB, DB, CB weist im vorliegenden Fall eine Mehrzahl von Einzelleitungen, beispielsweise jeweils acht Einzelleitungen, auf. Der Speicher FIFO/RAM ist im vorliegenden Fall mit einer Zugriffssteuerschaltung AC3 eingangsseitig an der Adreßbusleitung AB, eingangs-und ausgangsseitig an der Datenbusleitung DB und eingangsseitig an einer Steuerleitung der Steuerbusleitung CB angeschlossen. Der Speicher ROM ist mit einer Zugriffssteuerschaltung AC4 eingangsseitig an der Adreßbusleitung AB und an einer Steuerleitung der Steuerbusleitung CB und ausgangsseitig an der Datenbusleitung DB angeschlossen. Der als Zentraleinheit dienende Mikroprozessor CPU ist ausgangsseitig sowohl mit der Adreßbusleitung AB'als auch mit der Steuerbusleitung CB und eingangs- und ausgangsseitig mit der Datenbusleitung DB verbunden.

[0029] An dem Busleitungssystem ist ferner eine Umsetzschaltung SPC angeschlossen, die eine Parallel-Serien-Umsetzung und eine Serien-Parallel-Umsetzung der ihr eingangsseitig jeweils zugeführten Signale vorzunehmen gestattet. Diese Umsetzschaltung SPC ist dabei mit ihrer Parallelsignal-Aufnahme-/Abgabeseite mit dem Busleitungssystem in Fig. 2 verbunden. Mit ihrer Seriensignal-Abgabe-/Aufnahmeseite ist die Umsetzschaltung SPC mit einer Pegelumsetzschaltung bzw. Pegelanpassungsschaltung LC verbunden, die eingangsseitig mit einem Signaleingang Di und ausgangsseitig mit einem Signalausgang Do der Datenaufnahme-/Datenabgabeeinrichtung MC verbunden ist. Mit einem gesonderten Steuerausgang So ist die Umsetzschaltung SPC mit einem Steuereingang INT des Mikroprozessors CPU verbunden. Bei diesem Steuereingang handelt es sich im vorliegenden Fall um den Unterbrechungseingang des Mikroprozessors CPU.

[0030] An dem Busleitungssystem sind ferner zwei Register Reg1 und Reg2 über Zugriffssteuerschaltungen AC1 bzw. AC2 angeschlossen. Das Register Reg1 dient zur Aufnahme der von einem Datensignaleingang In der Datenaufnahme-/Datenabgabeeinrichtung MC zugeführten Datensignale. Das Register Reg2 dient hingegen zur Aufnahme von Datensignalen, die über das Busleitungssystem diesem Register zugeführt werden. Die in dem Register Reg1 gesammelten Datensignale werden auf Ansteuerung dieses Registers Reg1 durch den Mikroprozessor CPU über das Busleitungssystem geleitet,um auch in dem Speicher FIFO/RAM aufgesammelt zu werden. In diesem Speicher FIFO/RAM von anderen Datenaufnahme-/Datenabgabeeinrichtungen her aufgenommene Datensignale werden unter der Steuerung des Mikroprozessors CPU in das zugehörige Register Reg2 eingespeichert.

[0031] Mit den beiden Registern Reg1 und Reg2 ist eine Anzeigeeinrichtung DP verbunden, die als Anzeigeeinrichtung mit einer Reihe von Anzeigefeldern 1-2, 1-1, I, 1+1 und 1+2 angedeutet ist. In dem Anzeigefeld I werden beispielsweise Daten angezeigt, die in das Register Reg1 eingespeichert worden sind. In den anderen Anzeigefeldern der Anzeigeeinrichtung DP werden hingegen Daten angezeigt, die in das Register Reg2 eingespeichert worden sind. Dabei kann so vorgegangen sein, daß in dem Anzeigefeld I-1 Daten angezeigt werden, die von einer Datenaufnahme-/Datenabgabeeinrichtung abgegeben werden, welche als der in Fig. 2 angedeuteten Datenaufnahme-/Datenabgabeeinrichtung MC unmittelbar vorangehende Datenaufnahme-/Datenabgabeeinrichtung zu betrachten ist. In dem Anzeigefeld 1-2 werden Daten angezeigt, die von einer noch weiter vorangehenden Datenaufnahme-/Datenabgabeeinrichtung abgegeben worden sind. In dem Anzeigefeld 1+1 und in dem Anzeigefeld 1+2 können demgegenüber Daten angezeigt werden, die von zwei Datenaufnahme-/Datenabgabeeinrichtungen abgegeben werden, welche der vorliegenden Datenaufnahme-/Datenabgabeeinrichtung nachfolgen. Wie die vorstehend benutzten Begriffe "vorangehen" und "nachfolgen" zu verstehen sind, wird aus der nachfolgenden Funktionsbeschreibung der erläuter_- ten Schaltungsanordnungen noch ersichtlich werden.

[0032] Bevor auf die Arbeitsweise der erläuterten Schaltungsanordnungen eingegangen wird, sei zunächst das Format betrachtet, in welchem Datensignale über die Übertragungsleitungen L1, Ln gemäß Fig. 1 übertragen werden können. In Fig. 3 ist ein mögliches Datenformat veranschaulicht. Danach umfaßt ein über die Übertragungsleitungen übertragener Datenblock ein Startzeichen STA, welches gegebenenfalls ein Synchronisiersignal umfassen kann, sodann eine Stationsnummer oder Adresse ADR, welche die Adresse der Datenaufnahme-/Datenabgabeeinrichtung darstellt, von der der betreffende Datenblock abgegeben wird. Im Anschluß an die Adresse ADR wird eine Blockanfangskennung BAK bereitgestellt, die von einer Blockkennung BLK gefolgt wird, welche eine Angabe über die Bedeutung des nachfolgenden Datenblockbereiches geben mag. Dieser Datenblockbereich umfaßt gemäß Fig. 3 z.B.6 Datenbytes, die mit 1.DB, 2.DB, 3.DB, 4.DB, 5.DB und 6.DB bezeichnet sind. Das letzte Zeichen des in Fig. 3 dargestellten Datenblocks ist eine Endekennung END. Sämtliche vorstehend erwähnten Zeichen bzw. Bytes enthalten jeweils eine festgelegte Anzahl von Bits; es ist generell aber auch möglich, daß die verschiedenen Zeichen eine unterschiedliche Anzahl von Bits aufweisen.

[0033] Während in Fig. 3 ein möglicher Normalfall für einen Datenblock gezeigt ist, der Dateninformationen enthält, veranschaulicht Fig. 4 das Format für den Fall, daß keine Datensignale für eine Übertragung bereitstehen. In diesem Fall umfaßt der für eine Übertragung zu benutzende Datenblock das Startzeichen STA, die Adresse ADR der sendenden Datenaufnahme-/Datenabgabeeinrichtung und die Endekennung END. Bezüglich der zuletzt erwähnten Zeichen sei noch angemerkt, daß die diese Zeichen bildenden Bits, insbesondere aber die Adresse ADR in wenigstens einem Speicher der Datenaufnahme-/ Datenabgabeeinrichtung gesichert gespeichert sind, um auch nach einem Betriebsausfall der betreffenden Datenaufnahme-/ Datenabgabeeinrichtung bereitzustehen. So sind bei der in Fig. 2 dargestellten Schaltungsanordnung das Startzeichen STA und die Adresse ADR dieser Einrichtung in dem Speicher ROM gesichert gespeichert; die betreffenden Informationen können aus diesem Speicher jeweils zerstörungsfrei ausgelesen werden. Die Endekennung END ist gemäß Fig. 2 in dem Speicher ROM gesichert gespeichert, um als Schlußzeichen für die jeweilige Übertragung verwendet werden zu können. In diesem Speicher ROM können im übrigen auch die völlig va_- riablen Adressen derjenigen Datenaufnahme-/Datenabgabeeinrichtungen gespeichert sein, deren Daten in der den betreffenden Speicher ROM enthaltenden Datenaufnahme-/Datenäbgabeeinrichtung tatsächlich zu berücksichtigen sind.

[0034] Im folgenden sei die Arbeitsweise der Schaltungsanordnung gemäß der Erfindung unter Bezugnahme auf die in Fig. 5 bis 9 dargestellten Diagramme erläutert. In diesen Diagrammen ist der Verlauf von Datenblöcken (in der Ordinatenrichtung S aufgetragen) in Abhängigkeit von der Zeit (in der Abszissenrichtung t) veranschaulicht.

[0035] In Fig. 5 ist der Normalfall veranschaulicht, daß sämtliche vorgesehenen Datenaufnahme-/Datenabgabeeinrichtungen Datenblöcke abgeben. Hier handelt es sich annahmegemäß um acht Datenaufnahme-/Datenabgabeeinrichtungen, deren Datenblöcke in Fig. 5 mit 1, 2, 3, 4, 5, 6, 7 bzw. 8 bezeichnet sind. Dabei ist ersichtlich, daß die von den einzelnen Datenaufnahme-/Datenabgabeeinrichtungen abgegebenen Datenblöcke unterschiedliche Länge haben können. So weisen die Datenblöcke 2 und 6 beispielsweise eine größere Länge auf als jeder der übrigen Datenblöcke. Der Betrieb mag dabei im übrigen so ablaufen,daß nach Aussenden eines Datenblockes von der achten .Datenaufnahme-/Datenabgabeeinrichtung - dieser Datenblock ist mit 8 bezeichnet - wieder ein Datenblock von der ersten Datenaufnahme-/Datenabgabeeinrichtung ausgesendet wird; dieser Datenblock ist in Fig. 5 mit 1' angedeutet. Bevor jede Datenaufnahme-/Datenabgabeeinrichtung mit der Aussendung eines Datenblocks beginnt, muß seit dem Ende des unmittelbar zuvor aufgetretenen Datenblocks eine Sicherheitszeitspanne t1 vergangen sein, die beispielsweise 20 - 60 ms betragen mag. Diese Zeitspanne dient zur Überbrückung der Einschalt- und Ausschaltvorgänge der einzelnen Datenabgabeeinrichtungen.

[0036] Um Datenblöcke in der aus Fig. 5 ersichtlichen Weise von den Datenaufnahme-/Datenabgabeeinrichtungen der in Fig. 1 dargestellten Schaltungsanordnung abgeben zu lassen, wird folgendes Prinzip angewandt. Die Abgabe der Datenblöcke von sämtlichen Datenaufnahme-/Datenabgabeeinrichtungen MC1 bis MCn erfolgt in einer Reihenfolge, die durch die Reihenfolge der Adressen festgelegt ist, welche den einzelnen Datenaufnahme-/ Datenabgabeeinrichtungen zugehörig sind. Nimmt man einmal an, daß die in Fig. 5 zur Bezeichnung der Datenblöcke benutzten Zahlen 1 bis 8 zugleich die Adressen der Datenaufnahme-/Datenabgabeeinrichtungen sind, von denen diese Datenblöcke ausgesendet werden, so bedeutet dies, daß beispielsweise die Datenaufnahme-/Datenabgabeeinrichtung mit der Adresse 4 erst dann einen Datenblock aussenden kann, wenn die Datenaufnahme-/Datenabgabeeinrichtung mit der Adresse 3 einen Datenblock ausgesendet hat.

[0037] Nach dem eingangs erläuterten Verfahrensprinzip, das im vorliegenden Fall benutzt wird, werden nun in jeder Datenaufnahme-/Datenabgabeeinrichtung lediglich Datenblökke mit ganz bestimmten Adressen aufgenommen, d.h. mit Adressen, die in einem bestimmten festgelegten Verhältnis zur Adresse der jeweiligen Datenaufnahme-/Datenabgabeeinrichtung stehen. Zu diesem Zweck werden die Adressen der der jeweiligen Datenaufnahme-/Datenabgabeeinrichtung zugeführten Datenblöcke überprüft. Um den Ablauf eines solchen Vorgangs zu erläutern, sei nochmals auf Fig. 2 Bezug genommen.

[0038] Gemäß Fig. 2 wird ein der Datenaufnahme-/Datenabgabeeinrichtung MC über den Signaleingang Di zugeführter Datenblock nach Hindurchführen durch die Pegelumsetzschaltung LC der Umsetzschaltung SPC zugeführt. Außerdem wird der zugehörige Mikroprozessor CPU an seinem Unterbrechungs- - eingang INT vom Vorliegen eines Datenblockes unterrichtet. Der Mikroprozessor CPU gibt daraufhin eine den Umsetzer SPC adressierende Adresse ab, um die Adresse des in diesem Umsetzer SPC noch enthaltenen Datenblockes zu übernehmen. Diese Adresse kann der Mikroprozessor CPU dann in einem seiner Internregister speichern. Als weitere Adresse holt sich der Mikroprozessor CPU dann aus dem Speicher ROM die Adresse ADR seiner Datenaufnahme-/Datenabgabeeinrichtung ab. Diese beiden Adressen können dann in dem Rechen- und Verknüpfungswerk des Mikroprozessors CPU nach Maßgabe eines Programms verglichen werden, dessen Programmschritte der Mikroprozessor CPU dem Speicher ROM entnehmen mag. Wird im Zuge eines derartigen Vergleichs festgestellt, daß die der Umsetzschaltung SPC entnommene Adresse einem Datenblock zugehörig ist, der in der vorliegenden Datenaufnahme-/Datenabgabeeinrichtung brauchbar ist, so gibt der Mikroprozessor CPU ein Kommando mit einer die Umsetzschaltung SPC als Datenabgabeeinrichtung bezeichnenden Adresse und mit einer den Speicher FIFO/RAM als Datensignalaufnahmeeinrichtung bezeichnenden Adresse ab. Nach Ausführung des betreffenden Kommandos ist dann der Datenblock, der zuvor von der Umsetzschaltung SPC aufgenommen worden ist, in den Speicher FIFO/RAM eingespeichert. In diesem Speicher FIFO/RAM können weitere Datenblöcke aufgesammelt werden, bevor diese Datenblöcke durch Abgabe eines dem zuvor erwähnten Kommando entsprechenden Kommandos aus dem Speicher FIFO/RAM an das Register Reg2 abgegeben werden. Durch eine analoge Kommandosteuerung bewirkt der Mikroprozessor CPU die Abbildung der in dem Register Reg1 eingespeicherten Datensignale in den Speicher FIFO/RAM, um die betreffenden Datensignale zum gegebenen Zeitpunkt über die Umsetzschaltung SPC und den Pegelumsetzer LC an die Übertragungsleitung abzugeben.

[0039] Der zuletzt erwähnte Zeitpunkt für die Aussendung eines Datenblockes von der jeweiligen Datenaufnahme-/Datenabgabeeinrichtung wird mittels des dieser Einrichtung zugehörigen Mikroprozessors CPU festgestellt. Dies kann in folgender Art und Weise erfolgen. Da jeder der an der Übertragungsleitung gemäß Fig. 1 angeschlossenen Datenaufnahme-/Datenabgabeeinrichtungen sämtliche über die betreffende Übertragungsleitung übertragenen Datenblöcke zugeführt werden, kann der Mikroprozessor CPU der jeweiligen Datenaufnahme-/Datenabgabeeinrichtung anhand der jeweils mitgelieferten Adressen Informationen darüber gewinnen, welche der übrigen Datenaufnahme-/Datenabgabeeinrichtungen Datenblöcke abgegeben haben. Anhand der betreffenden Adressen kann der Mikroprozessor CPU der jeweiligen Datenaufnahme-/Datenabgabeeinrichtung dann entscheiden, ob und wann er das Auslesen der in dem zugehörigen Speicher FIFO/RAM gespeicherten Datensignale freizugeben hat. Dazu genügt es, wenn der Mikroprozessor CPU der jeweiligen Datenaufnahme-/Datenabgabeeinrichtung das Ergebnis des durch ihn jeweils durchgeführten Adressenvergleichs festhält, um bei Ermittelung einer Adressendifferenz von beispielsweise 1 den zuvor erwähnten Auslesevorgang zu bewirken. Unter Bezugnahme auf das in Fig. 5 dargestellte Diagramm bedeutet dies, daß beispielsweise dann, wenn in der Datenaufnahme-/Datenabgabeeinrichtung mit der Adresse 4 gerade ein Datenblock mit der Adresse 2 aufgenommen worden ist, noch kein Auslesevorgang bezüglich des zugehörigen Speichers FIFO/RAM vorgenommen wird, daß aber ein solcher Auslesevorgang vorgenommen wird, wenn in der betreffenden Datenaufnahme-/Datenabgabeeinrichtung (Nr. 4) ein Datenblock mit der Adresse 3 aufgenommen worden ist.

[0040] Wie im Zusammenhang mit Fig. 5 bereits oben erwähnt, erfolgt die Abgabe der Datenblöcke von den einzelnen Daten-aufnahme-/Datenabgabeeinrichtungen unter Einhaltung'einer Sicherheitsspanne t1 zwischen dem Ende des von irgendeiner Datenaufnahme-/Datenabgabeeinrichtung abgegebenen Datenblockes und dem Beginn des von der in Frage kommenden nächsten Datenaufnahme-/Datenabgabeeinrichtung abzugebenden Datenblockes. Die Einhaltung dieser Sicherheitszeitspanne t1 wird unter der Steuerung des Mikroprozessors CPU der jeweiligen Datenaufnahme-/Datenabgabeeinrichtung bewirkt. Zu diesem Zweck kann der Mikroprozessor CPU der jeweiligen Datenaufnahme-/Datenabgabeeinrichtung eine Anzahl von Leerzyklen ausführen, nachdem er festgestellt hat, daß die Adresse des in seiner Datenaufnahme-/Datenabgabeeinrichtung zuletzt aufgenommenen Datenblockes diejenige Adresse ist, die der Adresse seiner Datenaufnahme-/ Datenabgabeeinrichtung unmittelbar vorangeht.

[0041] Bei der in Fig. 1 dargestellten Schaltungsanordnung kann es nun vorkommen, daß zumindest eine der Datenaufnahme-/ Datenabgabeeinrichtungen MC1 bis MCn ausfällt, so daß von dieser Einrichtung nicht einmal ein Datenblock mit dem aus Fig. 4 ersichtlichen Format abgegeben werden kann. Ein derartiger Fall ist in Fig. 6 veranschaulicht. Gemäß

[0042] Fig. 6 ist angenommen, daß von acht insgesamt vorgesehenen Datenaufnahme-/Datenabgabeeinrichtungen (siehe Fig. 5) die Datenaufnahme-/Datenabgabeeinrichtungen mit den Adressen 5, 7 bzw. 8 ausgefallen sind. Anstelle der Datenblöcke von den betreffenden Datenaufnahme-/Datenabgabeeinrichtungen sind in Fig. 6 Zeitspannen t2 eingehalten, die als Zusatzzeitspannen bzw. Sendeverzögerungszeitspannen zu betrachten sind und die jeweils eine Dauer von beispielsweise von 20 ms haben mögen. Diese Zusatzzeitspannen t2 werden dabei in einer Anzahl eingehalten, die der Anzahl der ausgefallenen Datenaufnahme-/Datenabgabeeinrichtungen entspricht. Während zwischen den Datenblöcken mit den Adressen 4 und 6 lediglich eine Zusatzzeitspanne t2 vorhanden ist, sind zwischen den Datenblöcken mit den Adressen 6 und 1 (letzterer Datenblock ist mit 1' bezeichnet) zwei Zeitspannen t2 eingehalten.

[0043] Die Einhaltung der Zusatzzeitspannen t2 kann ebenfalls z.B. durch Abwicklung von Leerzyklen durch den Mikroprozessor CPU der jeweiligen Datenaufnahme-/Datenabgabeeinrichtung sichergestellt werden. Dazu kann wie folgt vorgegangen sein. Geht man einmal von einer Datenaufnahme-/Datenabgabeeinrichtung mit der Adresse Nr. 6 aus, so mögen in dieser Einrichtung folgende Vorgänge ablaufen, wenn in dieser ein Datenblock mit der Adresse Nr. 4 aufgenommen wird. Zunächst mag der zugehörige Mikroprozessor der Datenaufnahme-/Datenabgabeeinrichtung Nr. 6 eine Anzahl von Leerzyklen entsprechend der Zeitspanne t1 ausführen. Tritt nach Ablauf dieser Zeitspanne t1 ein Datenblock mit der Adresse 5 auf, so hat der Mikroprozessor CPU der Datenaufnahme-/Datenabgabeeinrichtung Nr. 6 diese Adresse zu bewerten. Tritt hingegen ein Datenblock mit der Adresse Nr. 5 nicht auf,·so mag der Mikroprozessor CPU der betreffenden Datenaufnahme-/Datenabgabeeinrichtung eine weitere Anzahl von Leerzyklen entsprechend der Zeitspanne t2 ausführen. Nach Ablauf dieser Zeitspanne t2 veranlaßt der betreffende Mikroprozessor dann die Durchführung eines Auslesevorgangs, im Zuge dessen aus dem zugehörigen Speicher FIFO/RAM Datensignale ausgelesen werden.

[0044] Den vorstehend erläuterten Vorgängen völlig entsprechende Vorgänge laufen in der Datenaufnahme-/Datenabgabeeinrichtung Nr. 1 ab, deren Mikroprozessor CPU im Anschluß an das Auftreten eines Datenblockes mit der Adresse Nr. 6 Leerzyklen entsprechend den Zeitspannen t1 + t2 + t2 ausführt, bevor er die Ausführung eines Auslesevorgangs wirksam steuert bzw. freigibt.

[0045] Um die vorstehend angegebenen Zeitspannent1 und t2 auch in dem Fall berücksichtigen zu können, daß eine,große Anzahl von Datenaufnahme-/Datenabgabeeinrichtungen ausgefallen ist, kann durch den Mikroprozessor CPU der jeweiligen intakten Datenaufnahme-/Datenabgabeeinrichtung die Ausführung von Leerzyklen bezüglich sämtlicher Adressen vorgenommen werden, wie dies zuvor erläutert worden ist.

[0046] In Fig. 7 ist nun der Fall veranschaulicht, daß ausgehend von den Verhältnissen gemäß Fig. 6 die Datenaufnahme-/Datenabgabeeinrichtung Nr. 7 wieder in Betrieb genommen wird. Diese Datenaufnahme-/Datenabgabeeinrichtung Nr. 7 gibt ihren Datenblock nach Ablauf der Sicherheitszeitspanne t1 im Anschluß an das Auftreten des Datenblockes 6 ab. Die Datenaufnahme-/Datenabgabeeinrichtung Nr. 1 gibt einen Datenblock 1' erst nach-Ablauf der beiden Zeitspannen t1 und t2 ab, da die Datenaufnahme_-/Datenabgabeeinrichtung Nr. 8 noch ausgefallen ist.

[0047] In Fig. 8 und 9 ist der Fall veranschaulicht, daß die Übertragungsleitung unterbrochen ist, an der die vorstehend erwähnten acht Datenaufnahme-/Datenabgabeeinrichtungen angeschlossen sind, wobei gerade eine solche Unterbrechung aufgetreten ist, daß mit jedem Leitungsabschnitt vier Datenaufnahme-/Datenabgabeeinrichtungen verbunden sind. Dies sind im Falle der Fig. 8 die Datenaufnahme-/Datenabgabeeinrichtungen 1, 2, 3 und 4 und im Falle der Fig. 9 die Datenaufnahme-/Datenabgabeeinrichtungen 5 bis 8. Analog den im Zusammenhang mit Fig. 5 und 6 erläuterten Verhältnissen treten gemäß Fig. 8 und 9 zwischen den einzelnen Datenblöcken die Zeitspanne t1 bzw. mehrfach die Zeitspanne t2 auf. Dabei dürfte ersichtlich sein, daß die an den beiden Leitungsabschnitten liegenden Gruppen von Datenaufnahme-/Datenabgabeeinrichtungen für sich jeweils eine funktionsfähige Anordnung darstellen. Werden die betreffenden Leitungsabschnitte anschließend wieder miteinander verbunden, so treten - wie dies eine vergleichende Betrachtung der Fig. 8 und 9 erkennen läßt - zu gewissen Zeitpunkten auf der gemeinsamen Übertragungsleitung zwei Datenblöcke von unterschiedlichen Datenaufnahme-/Datenabgabeeinrichtungen auf. Um diesen Störungsfall zu beseitigen und wieder Verhältnisse herbeizuführen, wie sie in Fig. 5 veranschaulicht sind, wird zweckmäßigerweise so vorgegangen, daß sämtliche an der Übertragungsleitung angeschlossene Datenaufnahme-/Datenabgabeeinrichtungen zunächst abgeschaltet werden, um danach wieder nacheinander in Betrieb gesetzt zu werden. Das Abschalten kann dadurch geschehen, daß in sämtlichen Datenaufnahme-/Datenabgabeeinrichtungen durch Plausibilitätsprüfungen beispielsweise der auftretenden Adressen oder durch Ermittelung von Mehrfachstörungen Auslösebefehle gebildet werden können. Es ist aber auch möglich, den Abschaltvorgang und den Wiedereinschaltvorgang von zentraler Stelle aus vornehmen zu lassen, beispielsweise von der in Fig. 1 angedeuteten zentralen Überwachungsanordnung Uw. Das Wiedereinschalten der Datenaufnahme-/Datenabgabeeinrichtungen erfolgt danach wieder automatisch oder dadurch, daß eine dieser Einrichtungen in den Sendezustand gebracht wird.

[0048] Abschließend sei noch bemerkt, daß sämtliche zur Realisierung der oben beschriebenen Schaltungsanordnungen dienende Anordnung bzw. Schaltungen durch kommerziell erhältliche Bausteine bzw. Geräte gebildet sein können. So können die einzelnen Datenerzeugungseinrichtungen gemäß Fig. 1 normale Dateneingabegeräte bzw. Fernschreiber. enthalten. Die in den Datenaufnahme-/Datenabgabeeinrichtungen verwendeten Schaltungen können kommerziell erhältliche Bausteine sein, die in Verbindung mit Mikroprozessoren zu verwenden sind. Als Umsetzschaltung SPC können beispielsweise USART-Bausteine verwendet werden. Die Pegelumsetzschaltung LC kann beispielsweise eine Pegelumsetzschaltung mit Transistoren enthalten, die eine Pegelumsetzung zwischen für MOS-Schaltungen erforderliche Pegel und für TTL-Schaltungen erforderliche Pegel vornehmen. Die in Fig. 1 angedeutete Überwachungseinrichtung Uw kann eine Registeranordnung umfassen, die ein Eingabe-/Ausgaberegister darstellen mag, in welchem sämtliche über die zugehörige Datenaufnahme-/Datenabgabeeinrichtung MCz aufgenommene Datenblöcke gespeichert werden können, um bei Bedarf über die betreffende Datenaufnahme-/Datenabgabeeinrichtung MCz wieder abgegeben zu werden. Zur selektiven Abgabe derartiger Datenblöcke brauchen dann der Überwachungseinrichtung Uw lediglich die Adressen der in Frage kommenden Datenblöcke zugeführt werden, die auszusenden -sind.

Ansprüche

1. Verfahren zum Aufnehmen und Abgeben von Datenblöcken in bzw. von über eine Übertragungsstrecke miteinander verbundenen Datenaufnahme-/Datenabgabeeinrichtungen, denen jeweils eine gesonderte Datenerzeugungseinrichtung zugehörig ist, die Daten an ihre Datenaufnahme-/Datenabgabeeinrichtung abgibt, von der die betreffenden Daten in Form von wenigstens eine Adresse enthaltenden Datenblöcken an die Übertragungsstrecke abgegeben werden, über welche die Datenblöcke wenigstens von für die Aufnahme der Datenblöcke bestimmten Datenaufnahme-/Datenabgabeeinrichtungen aufgenommen werden, insbesondere für Eisenbahnanlagen zur Übermittlung von Datenblöcken zwischen einzelnen Zugüberwachungsbereichen, dadurch gekennzeichnet, daß von sämtlichen Datenaufnahme-/Datenabgabeeinrichtungen (MC1, MCn) Datenblöcke in einer durch die Reihenfolge von den betreffenden Datenaufnahme-/Datenabgabeeinrichtungen (MC1, MCn) individuell zugehörigen Adressen festgelegten Reihenfolge abgegeben werden,
daß von jeder Datenaufnahme-/Datenabgabeeinrichtung (MC1, MCn) die dieser individuell zugehörige Adresse als Teil des jeweils abzugebenden Datenblockes abgegeben wird und daß in jeder Datenaufnahme-/Datenabgabeeinrichtung (MC1, MCn) lediglich Datenblöcke mit solchen Adressen aufgenommen werden, die in einem bestimmten festgelegten Verhältnis zur Adresse der jeweiligen Datenaufnahme-/Datenabgabeeinrichtung (MC1, MCn) stehen.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in jeder Datenaufnahme-/ Datenabgabeeinrichtung (MC1, MCn) die in den jeweils zugeführten Datenblöcken enthaltenen Adressen zur Festlegung einer tatsächlichen Aufnahme der betreffenden Datenblöcke überprüft werden.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß in der jeweiligen Datenaufnahme-/Datenabgabeeinrichtung (MC1, MCn) die Abgabe eines Datenblockes erst eine bestimmte festgelegte Sicherheitszeitspanne (t1) nach Aufnahme eines Datenblokkes vorgenommen wird, dessen Adresse die in der Adressen-Reihenfolge der Adresse der betreffenden Datenaufnahme-/ Datenabgabeeinrichtung (MC1, MCn) unmittelbar vorangeht.

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß bei Ausfall der Datenaufnahme-/Datenabgabeeinrichtung (z.B. MC1), welche nach der Adressen-Reihenfolge als nächste Datenaufnahme-/Datenabgabeeinrichtung einen Datenblock auszusenden hat, und bei Ausfall von gegebenenfalls weiteren Datenaufnahme-/Datenabgabeeinrichtungen in der Adressen-Reihenfolge die Aussendung eines Datenblockes von der in der betreffenden Adressen-Reihenfolge ersten betriebsfähigen Datenaufnahme-/Datenabgabeeinrichtung um eine der Anzahl der betreffenden ausgefallenen Datenaufnahme-/Datenabgabeeinrichtungen (MC) entsprechende Anzahl von Zusatzzeitspannen (t2) nach Ablauf der nach Auftreten des letzten Datenblockes berücksichtigten Sicherheitszeitspanne (t1) verzögert vorgenommen wird.

5. Schaltungsanordnung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß jede der an einer Übertragungsstrecke (L1, Ln) angeschlossenen Datenaufnahme-/ Datenabgabeeinrichtungen (MC1 bis MCn; MC) eine einen Mikroprozessor (CPU) enthaltende Zwischenspeicher- und Auswerteschaltung (FIFO/RAM, CPU) aufweist, die mit einem Zwischenspeicher (FIFO/RAM) eingangsseitig-an der Übertragungsstrecke (L1, Ln) und an einer Datenerzeugungseinrichtung (Bf1 bis Bfn; Reg1) angeschlossen ist und die ausgangsseitig mit der Übertragungsstrecke (L1, Ln) und mit einer Datenauswerteeinrichtung (Reg2, DP) der betreffenden Datenaufnahme-/Datenabgabeeinrichtung (MC) verbunden ist.

6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet , daß der Mikroprozessor (CPU) jeder Datenaufnahme-/Datenabgabeeinrichtung (MC) die Überprüfung der Adressen der von der Übertragungsstrecke (L1, Ln) her zugeführten Datenblöcke anhand wenigstens der seiner Datenaufnahme-/Datenabgabeeinrichtung (MC) zugehörigen und in dieser festgehaltenen Adresse (ADR) vornimmt.

7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet , daß in jeder Datenaufnahme-/Datenabgabeeinrichtung (MC) eine Anzeigeeinrichtung (DP) vorgesehen ist, welche in den zu berücksichtigenden Datenblöcken enthaltene Daten und von der zugehörigen Datenerzeugungseinrichtung (Bf1 bis Bfn; Reg1) bereitgestellte Daten anzuzeigen gestattet.

8. Schaltungsanordnung nach Anspruch 6 oder 7, dadurch gekennzeichnet , daß die Adresse jedes von der jeweiligen Datenaufnahme-/Datenabgabeeinrichtung (MC) abzugebenden Datenblockes in einem zerstörungsfrei auslesbaren Speicher (ROM) der betreffenden Datenaufnahme-/Datenabgabeeinrichtung (MC) gesichert festgehalten ist.

9. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet , daß der genannte Speicher (ROM) auch ein das Ende des jeweiligen zu übertragenen Datenblocks anzeigendes Endesignal (END) gespeichert enthält, welches im Anschluß an die nach der Abgabe der zugehörigen Adresse (ADR) abzugebenden Daten oder bei Nichtvorhandensein derartiger Daten im Anschluß an die betreffende zugehörige Adresse (ADR) aus dem Zwischenspeicher (FIFO) auslesbar und an die Übertragungsstrecke (L1, Ln) abgebbar ist.

10. Schaltungsanordnung nach einem der Ansprüche 5 bis 9, dadurch gekennzeichnet , daß der .Mikroprozessor (CPU) an einem gesonderten Steuereingang (INT) bei Zuführung eines Datenblockes von der Übertragungsstrecke (L1, Ln) her in einen solchen Steuerzustand versetzbar ist, daß der betreffende Datenblock zunächst gepuffert wird und die Adresse dieses Datenblocks zur Ermittelung einer Aufnahme-Freigabe feststellbar ist, und daß der Mikroprozessor (CPU) der betreffenden Datenaufnahme-/Datenabgabeeinrichtung (MC) auf die Feststellung einer Aufnahme-Freigabe bezüglich eines gerade aufgenommenen Datenblockes die Einspeicherung dieses Datenblockes in den zugehörigen Zwischenspeicher (FIFO/RAM)oder die Abgabe dieses Datenblockes an die zugehörige Datenauswerteeinrichtung (Reg2, DP) steuert.

11. Schaltungsanordnung nach einem der Ansprüche 5 bis 10, dadurch gekennzeichnet , daß jede Datenaufnahme-/Datenabgabeeinrichtung (MC) mittels einer Serien-Parallel- bzw. Parallel-Serien-Umsetzeinrichtung (SPC) mit der Übertragungsstrecke (L'1, Ln) verbunden ist.

12. Schaltungsanordnung nach einem der Ansprüche 5 bis 11, dadurch gekennzeichnet , daß der Mikroprozessor (CPU) der jeweiligen Datenaufnahme-/Datenabgabeeinrichtung (MC) die Aussendung eines Datenblockes von der betreffenden Datenaufnahme-/Datenabgabeeinrichtung (MC) freigebende bzw. bewirkende Auslösesignale um festgelegte Zeitspannen (t1, t2) nach Aufnahme eines Datenblockes durch die betreffende Datenaufnahme-/Datenabgabeeinrichtung (MC) wirksam zu steuern gestattet.

13. Schaltungsanordnung nach einem der Ansprüche 5 bis 12, dadurch gekennzeichnet , daß für die Aufnahme von Daten von der zugehörigen Datenerzeugungseinrichtung (Bf1 bis Bfn) und für die Aufnahme der von anderen Datenaufnahme-/Datenabgabeeinrichtungen her aufgenommenden Datenblöcke in der jeweiligen Datenaufnahme-/ Datenabgabeeinrichtung (MC) gesonderte Register (Reg1, Reg2) vorgesehen sind, die zusammen mit dem Zwischenspeicher (FIFO/RAM) und dem Mikroprozessor (CPU) der betreffenden Datenaufnahme-/Datenabgabeeinrichtung (MC) an ein Busleitungssystem (AB, DB, CB) angeschlossen sind, an welchem ferner ein Programm- und Steuerdaten enthaltender Speicher (ROM) und eine mit der Übertragungsstrecke (L1, Ln) verbundene Verbindungsschaltung (SPC, LC, MD1 bis MDn) angeschlossen sind.

14. Schaltungsanordnung nach einem der Ansprüche 5 bis 13, dadurch gekennzeichnet , daß mit der Übertragungsstrecke (Ln) eine sämtliche Datenblöcke aufnehmende zentrale Überwachungsanordnung (Uw) über eine Datenaufnahme-/Datenabgabeeinrichtung (MCz) verbunden ist, über die die zentrale Überwachungsanordnung (Uw) gegebenenfalls selektiv an einzelne Datenaufnahme-/ Datenabgabeeinrichtungen (MC1 bis MCn) Datenblöcke abzugeben vermag.

Zeichnung