|
(11) | EP 0 050 301 A1 |
| (12) | EUROPÄISCHE PATENTANMELDUNG |
|
|
|
|
|||||||||||||||||||||||||||
| (54) | Treiberschaltung für ein bistabiles Relais |
| (57) Die Treiberschaltung für ein bistabiles Relais (2) umfaßt ein Flipflop (13), dessen
einer Ausgang (QF) mit einem ersten Eingang und dessen anderer Ausgang (QF) mit einem
zweiten Eingang eines Halbleiterschaltkreises (1) verbunden ist, der in Abhängigkeit
von den an seinen beiden Eingängen anliegenden Signalen den Erregerstrom zum Umschalten
des bistabilen Relais (2) schaltet. Um das bistabile Relais (2) auch durch Impulse
umschalten zu können, die wesentlich kürzer als die Umschaltzeit des Relais (2) sind,
ist ein über die Ausgänge (QF, QF) des Flipflops (13) triggerbarer Zeitgeber (49)
vorgesehen, der den Halbleiterschaltkreis (1) während einer für das Umschalten des
Relaiskontaktes (6) ausreichenden Zeit aktiviert. Über weitere Schaltelemente (84-87,
N3, N4, G11-G15) wird das bistabile Relais (2) bei jedem Einschalten oder Wiedereinschalten
der Versorgungsspannung (Vcc) in eine definierte Lage gebracht. Die Treiberschaltung
kann über getrennte Eingänge (P1 bis P4) wahlweise mit einem monostabilen Signal,
unipolaren Stromstoßimpulsen sowie Setz- und Rücksetzimpulsen angesteuert werden. |
[0001] Die Erfindung betrifft eine Treiberschaltung für ein bistabiles Relais, das seine jeweilige Lage auch dann beibehält, wenn die Erregerspannung nach Ansprechen und Umschalten des Relais verschwindet.
[0002] Bekanntlich benötigt diese Art von Relais keinen Erregergleichstrom für die Relaisspule, um das Relais in der jeweiligen Lage zu halten.
[0003] Entsprechende Treiber- oder Ansteuerschaltungen sind beispielsweise aus der japanischen Gebrauchsmusterver- öffentlichung Nr. 48 702/1977 (nachstehend erste Vorveröffentlichung genannt) und aus der deutschen Patentschrift 1 279 777 (nachstehend zweite Vorveröffentlichung genannt) bekannt.
[0004] Diese Schaltungen sind so ausgelegt, daß ein Kondensator und ein bistabiles Relais in Serie an eine Versorgungsspannung 100 bis 200 Volt angeschlossen sind, so daß beim Schließen eines Schalters ein Gleichstrom durch die Spule des zu betätigenden Relais fließt, bis der Kondensator nach einer vorgegebenen Zeit aufgeladen ist und den Strom unterbricht, wonach dann das bistabile Relais mechanisch in einer jeweiligen Lage gehalten wird. Beim Öffnen des Schalters entlädt sich der Kondensator, so daß der Entladestrom in umgekehrter Richtung durch die Relaisspule und über einen Halbleiterschalter wie etwa einen Transistor fließt, so daß das Relais in seine andere Lage umschlägt.
[0005] Diese Schaltungen haben den Nachteil, daß die betreffenden Kondensatoren eine verhältnismäßig große Kapazität haben müssen, so daß sie nicht integrationsfähig sind und auch nicht in dem Gehäuse von kleinbauenden bistabilen Relais untergebracht werden können.
[0006] Aus der japanischen Offenlegungsschrift 80231/1980 (nachstehend dritte Vorveröffentlichung genannt) ist ein Vorschlag zur Behebung dieses Nachteils bekannt. Hierbei wird anstelle eines Kondensators eine aus mehreren Transistoren bestehende Schaltung verwendet, die ähnlich wie bei den vorhergenannten Vorveröffentlichungen eine Transistoren umfassende Treiberschaltung und ein in Serie damit liegendes bistabiles Relais mit der Versorgungsspannung von 100 bis 200 Volt verbindet.
[0007] Der Vorschlag nach dieser dritten Vorveröffentlichung ist ebensowenig wie diejenigen nach der ersten und der zweiten Vorveröffentlichung geeignet für die Ansteuerung eines bistabilen Relais durch die Ausgangsbits eines Rechners oder eines Mikroprozessors, dessen mit einem programmierbaren logischen Steuerwerk (PLC) verbundenes Rechenwerk (CPU) diese Ausgangsbits mit hoher Geschwindigkeit ausgibt.
[0008] Das Rechenwerk könnte das Relais in einer sehr kurzen Zeit von beispielsweise 100 f.s durch 8 Ausgangsbits umschalten. Indessen beträgt die für das Umschalten des bistabilen Relais notwendige Zeit, d.h. die Zeitspanne, während deren die Relaisspule stromdurchflossen ist, 100 ms, ist also wesentlich länger als die zuvor genannte Zeit.
[0009] Bei dem Vorschlag nach der dritten Vorveröffentlichung kann das bistabile Relais einem so raschen Umschaltbefehl nicht folgen. Eine Schaltung, die dem Rechnung trägt, ist nicht vorgesehen.
[0010] Der Erfindung liegt die Aufgabe zugrunde, eine Treiberschaltung für ein bistabiles Relais zu schaffen, die nicht nur das vorstehend genannte Problem löst, sondern eine Neuentwicklung in der Herstellung und Anwendung in der Weise beinhaltet, daß das erste und das zweite Eingangssignal ein Flipflop beeinflussen, das erste Steuersignal und das inverse Steuersignal abwechselnd abgegeben, einem Zeitgeber zugeführt und als zeitbegrenzende Ausgangssignale benutzt werden, so daß selbst dann, wenn das erste und das zweite Eingangssignal extrem kurz sind, ein Halbleiterschaltkreis angesteuert wird und für die notwendige Dauer eines Arbeitsstromes zum Umschalten des polarisierten Relais angeschaltet bleibt, wodurch der hohen Geschwindigkeit des Umschaltsignales Rechnung getragen wird.
[0011] Eine weitere Aufgabe der Erfindung besteht darin, eine Treiberschaltung für ein bistabiles Relais zu schaffen, bei der das Flipflop eine Verzögerungsschaltung zum Unterdrücken eingangsseitiger Störsignale enthält, so daß Fehlschaltungen des Relais verhindert werden.
[0012] Eine weitere Aufgabe der Erfindung besteht darin, eine Treiberschaltung für ein bistabiles Relais zu schaffen, die mit einem Flipflop versehen ist, das zwei Serienschaltungen aus einer Verzögerungsschaltung und einem Logikglied enthält, wobei ein Eingangs/Ausgangs-Anschluß einer der Serienschaltungen auf einen Eingangs/ Ausgangs-Anschluß der anderen Serienschaltung rückgekoppelt ist, so daß dann, wenn die Logikpegel beider Ausgänge zeitweise den gleichen Wert annehmen, Setz- und Rücksetzsignale gleicher Zeitdauer für den Zeitgeber erzeugt werden und das erste und das zweite Eingangssignal von Störsignalen unterschieden wird.
[0013] Eine weitere Aufgabe der Erfindung besteht darin, eine Treiberschaltung für ein . bistabiles Relais zu schaffen, die einen Zeitgeber enthält, der in mehreren Stufen hintereinandergeschaltete Flipflops und einen Multivibrator umfaßt, der an das Flipflop der ersten Stufe periodisch ein Schwingungssignal liefert, während das Ausgangssignal des Flipflops der letzten Stufe den Multivibrator stillsetzt und das Ausgangssignal des Zeitgebers bildet, wobei Torschaltungen vorgesehen sind, die den Empfang aufeinanderfolgender Eingangssignale sperren und dadurch die nachfolgenden Signale, die an dem bistabiles Relais anliegen, während dessen Arbeiten unterdrücken.
[0014] Eine weitere Aufgabe der Erfindung besteht darin, eine Treiberschaltung für ein bistabiles Relais zu schaffen, die eine Versorgungsspannung an einem Halbleiterschalter detektiert und das Flipflop in einem vorgegebenen stabil en Zustand hält, wenn die Versorgungsspannung unter dem vorgegebenen Diskriminatorpegel liegt, so daß die Flipflops selbst wenn beispielsweise die Stromversorgung während des Arbeitens des Relais unterbrochen wird, stets im Rücksetzzustand gehalten werden, wodurch verhindert wird, daß die Rücksetzbedingung für lediglich eines aus einer Anzahl von Relais vorliegt.
[0015] Die Treiberschaltung nach der Erfindung wird nachfolgend anhand der Zeichnung beschrieben, die ein Ausführungsbeispiel, dessen Einzelheiten und eine Reihe erläuternder Diagramme umfaßt. Es zeigt:
Fig.1 eine Treiberschaltung nach der Erfindung,
Fig.2 das Schaltbild des Flipflops 13 in Fig.l,
Fig.3 ein Signaldiagramm zur Erläuterung der Funktion des Flipflops 13,
Fig.4 ein Schaltbild der Impulsformer 28 bis 31 in Fig.l,
Fig.5 Signaldiagramme zur Erläuterung der und 6 Arbeitsweise der Impulsformer 28 bis 31,
Fig.7 ein Signaldiagramm zur Erläuterung der Arbeitsweise des Zeitgebers 49 in Fig.l,
Fig.8 ein Signaldiagramm zur Erläuterung einer monostabilen Arbeitsweise,
Fig.9 ein Signaldiagramm zur Erläuterung der Arbeitsweise der Schaltung 59 zur Verhinderung von Doppelbetätigungen in Fig.l,
Fig.10 ein Signaldiagramm zur Erläuterung eines Stromstoß-Betriebs,
Fig.11 ein Signaldiagramm zur Erläuterung des Setzens,
Fig.12 ein Signaldiagramm zur Erläuterung des Rücksetzens und
Fig.13 ein Schaltbild einer weiteren Ausführungsform des Halbleiterschaltkreises.
[0016] Gemäß den Figuren 1 bis 13 umfaßt die Treiberschaltung für ein bistabiles Relais einen Halbleiterschaltkreis 1, der ein bistabiles Relais 2 mit einer einzigen Spule enthält. Wenn in dieser Relaisspule 3 ein Erregerstrom in Richtung der Pfeile 4, 5 fließt, ändert ein nach außen herausgeführter Relaiskontakt 6 seinen Schaltzustand entsprechend der Richtung des Erregerstromes, so daß die Schaltbedingung selbst nach Wegfall des Erregerstromes aufrechterhalten wird. Der eine Anschluß der Relaisspule 3 ist mit einem Verbindungspunkt 80 zwischen einem ersten Transistor 7 und einem zweiten Transistor 8 verbunden, der andere Anschluß der Relaisspule ist mit einem Verbindungspunkt 81 zwischen einem dritten Transistor 9 und einem vierten Transistor 10 verbunden.
[0017] Der Ausgang eines Verstärkers 11 ist mit der Basis des Transistors 10 sowie über einen Inverter N1 mit der Basis des Transistors 7 verbunden. Der Ausgang eines weiteren Verstärkers 12 ist mit der Basis des Transistors 8 sowie über einen Inverter N2 mit der Basis des Transistors 9 verbunden. Die Eingänge der Verstärker 11 bzw. 12 sind mit den Ausgängen von UND-Gliedern Gl, G2 verbunden.
[0018] Figur 2 zeigt das Schaltbild des Flipflops 13 in Fig.l, dessen einer Ausgang QF mit einem der Eingänge des UND-Gliedes Gl und dessen invertierter Ausgang QF mit einem der Eingänge des UND-Gliedes G2 verbunden ist. Der Setzeingang S des Flipflops 13 ist mit einem NOR-Glied G3 verbunden, dem eine Verzögerungsschaltung 82 nachgeschaltet ist, die aus einem Widerstand 14, einem Kondensator 15 und zwei Invertern 16, 17 besteht. Der Rücksetzeingang R des Flipflops 13 ist mit einem NOR-Glied G4 verbunden. Die Eingangssignale an den Anschlüssen S und R werden durch Ausgangsbits eines Rechenwerks (nicht dargestellt) mit einer hohen Geschwindigkeit von 100 p.s wechselweise geändert. Dem NOR-Glied G4 ist eine weitere Verzögerungsschaltung 83 nachgeschaltet, die einen Widerstand 18, einen Kondensator 19 und zwei Inverter 20, 21 umfaßt. Die Verzögerungsschaltungen 82, 83 dienen dazu, ein extrem kurzes Störsignal zu unterdrücken. Der Ausgang des Inverters 17, also der Setzausgang QF des Flipflops 13, ist mit einem weiteren Eingang des NOR-Gliedes G4 verbunden. Der Ausgang des Inverters 21, also der Rücksetzausgang QF des Flipflops 13, der in bezug auf den Ausgang QF normalerweise das invertierte Signal liefert, ist mit einem weiteren Eingang des NOR-Gliedes G3 verbunden. über je einen dritten Eingang erhalten die NOR-Glieder G3, G4 von einer Stromstoßschaltung 22 ein Stromstoßsignal, das zunächst am Eingang T dieser Schaltung anliegt und
[0019] durch einen Inverter 23 invertiert wird. Dieses Signal ist in Fig. 3 -(1) dargestellt. Der Ausgang des Inverters 22 ist mit dem einen Eingang eines NAND-Gliedes 27 über einen Inverter 24 und ein RC-Glied verbunden, das einen Serienwiderstand 25 und einen Parallelkondensator 26 umfaßt. Weiterhin ist der Ausgang des Inverters 23 mit dem zweiten Eingang des NAND-Gliedes 27 direkt verbunden.
[0020] Das Signal an dem mit dem RC-Glied 25,26 verbundenen Eingang des NAND-Gliedes 27 ist in Fig.3-(2) dargestellt.
[0023] Das Ausgangssignal des Inverters 17, also am Setzausgang QF des Flipflops 13, ist in Fig.3-(5) dargestellt.
[0025] Das Ausgangssignal des Inverters 21, also am Resetausgang QF des Flipflops 13, ist in Fig.3-(7) dargestellt.
[0026] Wie aus diesem Diagramm hervorgeht,führt die beschriebene Schaltung des Flipflops 13 dazu, daß der Setzausgang QF und der Rücksetzausgang QF nur während der in Fig.3 eingezeichneten Zeiten T1 und T2 den gleichen logischen Pegel haben, wodurch das erste und das zweite Eingangssignal von Störsignalen unterschieden werden.
[0027] Die Schaltung nach Fig. 1 enthält vier Impulsformer 28 bis 31, von denen die Impulsformer 29 bis 31 gleichartig entsprechend dem in Fig.4 gezeigten Schaltbild aufgebaut sind. Ein solcher Impulsformer umfaßt Widerstände 32 bis 36, Integrationskondensatoren 37 bis 41 und Inverter 42 bis 45 sowie ein NAND-Glied G6, das an seinem einen Eingang das Ausgangssignal des die Integrationskondensatoren 40, 41 umfassenden Schaltungsteile erhält.
[0028] Die Inverter 42 bis 45 liefern beim Anlegen eines Signales gemäß Fig. 5-(1) die in Fig. 5-(2) bis Fig. 5-(5) dargestellten Signale. Am Ausgang des NAND-Gliedes G6 ergibt sich dann das in Fig. 5-(6) dargestellte Signal. Bei diesem Aufbau der Impulsformer 28 bis 31 wird auch beim Auftreten der in Fig. 6-(1) dargestellten Impulse 46 bis 48 mit weniger als 30 µ.s verhindert, daß das in Fig. 6-(2) dargestellte Ausgangssignal des Inverters 42 sich ändert. Hierdurch werden Fehlschaltungen infolge von Störimpulsen verhindert. Der Impulsformer 28 unterscheidet sich von der beschriebenen Schaltung dadurch, daß er anstelle des NAND-Gliedes G6 ein EXKLUSIV-ODER-Glied enthält.
[0029] Die Schaltung nach Fig. 1 umfaßt weiterhin einen Zeitgeber 49, bestehend aus vier hintereinandergeschalteten Flipflops 50 bis 53 mit Takteingängen T, sowie einen Multivibrator 54, der an das Flipflop 50 zunächst ein periodisches Signal gemäß dem Diagramm in Fig. 7-(1) liefert, solange der Rücksetzausgang Q4 des Flipflops 53 der letzten Stufe hoch liegt. Die Diagramme gemäß Fig. 7-(2) bis Fig. 7-(5) zeigen den Verlauf der jeweiligen Ausgangssignale an den Ausgängen Ql bis Q4 der Flipflops 50 bis 52.
[0030] Es sei nun angenommen, daß an dem Eingang Pl ein monostabiles Signal entsprechend dem Diagramm in Fig. 8-(1) anliegt. Dieses Signal durchläuft zunächst einen Schmittrigger 58 zur Pegeldiskriminierung, um Fehlfunktionen während der Anstiegszeit und während der Abfallzeit, sowie durch niederpegelige Störsignale zu verhindern. Anschließend durchläuft das Signal den Impulsformer 28.
[0031] Fig. 9-(1) zeigt das Eingangssignal des Impulsformers 28. Fig. 9-(2) zeigt das Ausgangssignal des Impulsformers 28. Fig. 9-(3) zeigt das Ausgangssignal eines NOR-Gliedes G7, das Bestandteil einer Doppelfunktionssperre 59 ist. Ein dem NOR-Glied G7 nachgeschaltetes NAND-Glied G8 liefert ein gegenüber dem Signal gem. Fig. 9-(3) invertiertes Signal an den Takteingang T des Fliflops 13, sodaß der Setzausgang QF des Fliflops 13 entsprechend Fig. 9-(4) hochpegelig wird und der Rücksetzausgang QF entsprechend Fig. 9-(5) niederpegelig wird. Daraufhin liefert ein NAND-Glied G10, dessen Eingänge mit dem Setzausgang QF und dem Rücksetzausgang QF des Flipflops 13 verbunden sind, an seinem Ausgang das in Fig. 9-(6) veranschaulichte Signal. Der Ausgang des NAND-Gliedes G10 ist also nur während der Zeit niederpegelig, während derer beide Ausgänge QF und QF hochpegelig sind und setzt hierdurch die Flipflops 50 bis 53 des Zeitgebers 49 zurück. Gleichzeitig verhindert das NAND-Glied G10 hierdurch die Erfüllung der UND-Bedingung für die UND-Glieder Gl und G2. Der Rücksetzausgang Q4 des Flipflops 53 wird infolge des von dem NAND-Glied G10 kommenden Rücksetzsignals hochpegelig und aktiviert hierdurch den Zeitgeber 49. Die Ausgangssignale Q3 und Q4 der Flipflops 52, 53 sind in Fig. 9-(7) und Fig. 9-(8) dargestellt.
[0032] Die Doppelfunktionssperre 59 enthält ein weiteres NOR-Glied G9, dessen Eingänge mit den Reset-Ausgängen Q3 und Q4 der Flipflops 52, 53 des Taktgebers 59 verbunden sind. Das Ausgangssignal dieses NOR-Gliedes G9 ist in Fig. 9-(9) dargestellt. Die Zeit T4 in Fig. 9-(9) während derer der Ausgang des NOR-Gliedes G9 niederpegelig ist, ist gleich der Hälfte des durch den Zeitgeber 49 bestimmten Zeitintervalls T3 (T4 =
), sodaß die Übertragung des nächsten Taktsignales über das NAND-Glied G3 auf das Flipflop 13 während der Zeit T4 gesperrt wird. Somit wird, wenn aufeinanderfolgend kontinuierliche Signale an das NOR-Glied G7 gelangen, eine Fehlfunktion oder Fehlschaltung durch Störimpulse verhindert, da sich die stabile Lage des Flipflops 13 nicht ändert. Der Ausgang Q4 des Flipflops 53 ist des weiteren parallel mit je einem Eingang jedes der UND-Glieder G1 und G2 verbunden. Nach Ablauf des Zeitintervalls T3 schaltet das Ausgangssignal des UND-Gliedes Gl über den Verstärker 11 die Transistoren 7 und 10 leitend, sodaß ein Strom durch die Erregerwicklung 3 des Relais in Richtung des Pfeils 4 fließt. Das Diagramm in Fig. 8-(2) zeigt das entsprechende Ausgangssignal des UND-Gliedes Gl. Als Zeitintervall wird diejenige Zeit bezeichnet, die für das Umschalten der Erregerwicklung oder Relaisspule 3 des bistabilen Relais 2 notwendig ist und die hier mit 100 ms angenommen wurde.
[0033] Beim Abfall des in Fig. 8-(1) dargestellten, dem Eingangsanschluß Pl zugeführten monostabilen Signals gelangt das Ausgangssignal des Impulsformers 28 über die Doppelfunktionssperre 59 an den Takteingang T des Flipflops 13, wodurch dieses in die andere Lage kippt und am Ausgang des UND-Gliedes G2 das in Fig. 8-(3) dargestellte Signal erzeugt. Hierdurch werden die Transistoren 8, 9 leitend und durch die Relaisspule 3 fließt ein Erregerstrom in Richtung des Pfeiles 5 lediglich während des Zeitintervalles T3.
[0034] Das von dem Zeitgeber 49 gelieferte Zeitintervall T3 ist etwas größer gewählt als die Zeit, die zum Umschalten des Relaiskontaktes 6 des bistabilen Relais 2 erforderlich ist.
[0035] Das im Diagramm der Fig. 10-(1) dargestellte Stromstoßsignal, das dem Eingangsanschluß P2 zugeführt wird, gelangt über einen Schmittrigger 60 und den Impulsformer 29 zur Doppelfunktionssperre 59 und führt zu den in Fig. 10-(2} und Fig. 10-(3) dargestellten Ausgangssignalen der UND-Glieder G1, G2. Daher ändert der Relaiskontakt 6 seine Lage bei jedem Anlegen des Stromstoßsignales.
[0036] Wenn an den Eingangsanschluß P3 ein in Fig. 11-(1) dargestelltes Setzsignal angelegt wird, wird das Flipflop 13 über einen Schmittrigger 61, den Impulsformer 30 und ein ODER-Glied G14 gesetzt. Das UND-Glied G1 liefert daher bei jedem Anlegen des Setzsignales das in Fig. 11-(2) dargestellte Signal, während der Ausgang des UND-Gliedes G2 niederpegelig bleibt, wie in Fig. 11-(3) dargestellt ist.
[0037] Ein an den Eingangsanschluß P4 angelegtes Rücksetzsignal, das in Fig. 12-(1) wiedergegeben ist, setzt das Flipflop 13 über einen Schmittrigger 62, den Impulsformer 31 und ein ODER-Glied G15 zurück. Daher liefert das UND-Glied G2 den in Fig. 12-(3) gezeigten Impuls, während der Ausgang des UND-Gliedes G1 niederpegelig bleibt, wie aus Fig. 12-(2) hervorgeht.
[0038] Fig. 13 zeigt einen Schaltkreis 69 mit einem bistabilen Relais 68 mit zwei Erregerwicklungen. Dieser Schaltkreis 69 kann an die Stelle des Schaltkreises 1 in Fig. 1 treten. Das bistabile Relais 68 ändert die Schaltlage eines herausgeführten Relaiskontaktes 71, wenn ein Erregerstrom die eine Erregerwicklung 70 durchfließt und hält den Kontakt dann in dieser Lage. Wenn der Erregerstrom die andere Erregerwicklung 72 durchfließt, ändert der Relaiskontakt 71 wiederum seine Lage und bleibt in dieser neuen Lage. Die Erregerwicklungen 70, 72 liegen inSerie mit den Transistoren 73, 74, deren Basen mit Verstärkern 11 bzw. 12 verbunden sind. Der Schaltkreis 69 kann im Rahmen der Erfindung in gleicher Weise verwendet werden wie der Schaltkreis 1. Die Signale der Verbindungspunkte 75, 76 der Erregerwicklungen 70, 72 mit den Transistoren 73, 74 können detektiert werden und erlauben so eine indirekte Kontrolle, ob das bistabile Relais 68 arbeitet.
[0039] In der Schaltung nach Fig. 1 liegt die stabilisierte Spannung Vcc einer Konstantspannungsquelle an der Serienschaltung aus einem Widerstand 84 und einem Kondensator 85, wobei deren gemeinsamer Verbindungspunkt mit dem einen Eingang eines UND-Gliedes Gll sowie mit dessen anderem Eingang über einen Inverter N3 verbunden ist, wobei der Inverter als Pegeldiskriminator ausgelegt ist. Wenn die Konstantspannungsquelle eingeschaltet wird oder ein kurzzeitiger elektrischer Ausfall verschwindet, lädt sich der Kondensator 85 auf. Solange die an dem Kondensator 85 abgenommene Spannung unter dem Diskriminatorpegel des Inverters N3 liegt, gibt das UND-Glied G11 ein hochpegeliges Signal ab, durch welches die Flipflops 50 bis 53 des Zeitgebers 49 zurückgesetzt werden.
[0040] Der Diskriminatorpegel des Inverters N3 ist höher gewählt als die niedrigste Spannung, sodaß die übrigen wiedergegebenen Bestandteile der Schaltung von der Konstantspannungsquelle gespeist werden und ordnungsgemäß arbeiten.
[0041] Das Ausgangssignal des Inverters N3 wird dem jeweils ersten Eingang von 2 UND-Gliedern G12 und G13 zugeführt. Die Konstantspannungsquelle speist weiterhin einen Widerstand 86, der in Serie mit einem Schalter 87 liegt. Der Verbindungspunkt des Widerstandes 86 mit dem Schalter 87 ist mit dem zweiten Eingang des UND-Gliedes G13 und über einen Inverter N4 mit dem zweiten Eingang des UND-Gliedes G12 verbunden, dessen Ausgangssignal das Flipflop 13 über das ODER-Glied G14 setzt, während das Ausgangssignal des UND-Gliedes G13 das Flipflop 13 über das ODER-Glied G15 zurücksetzt.
[0042] Wenn die stabilisierte Versorgungsspannung angelegt wird oder ein kurzzeitiger elektrischer Ausfall verschwindet und hierbei der Schalter 87 geöffnet ist, liefert das.UND-Glied G13 ein hochpegeliges Ausgangssignal, solange die Spannung über dem Kondensator 85 unter dem Diskriminatorpegel des Inverters N3 liegt. Dieses Ausgangssignal des UND-Gliedes G13 setzt das Flipflop 13 zurück. Wenn die stabilisierte Versorgungsspannung angelegt wird oder eine kurzzeitige elektrische Unterbrechung verschwindet, während der Schalter 87 geschlossen ist, liefert das UND-Glied G12 ein hochpegeliges Ausgangssignal, solange die Spannung über dem Kondensator 85 unter dem Diskriminatorpegel des Inverters N3 liegt. Durch dieses Ausgangssignal des UND-Gliedes G12 wird das Flipflop 13 gesetzt. Wenn die Spannung über den Kondensator 85 höher als der Diskriminatorpegel ist, sind die Ausgänge der UND-Glieder Gll, G12 und G13 niederpegelig, sodaß die Schaltung entsprechend den an den Eingangsanschlüssen Pl bis P4 anliegenden Signalen arbeitet, wie zuvor beschrieben wurde.
[0043] Alternativ hierzu kann für den Schalter 87 ein Kontakt des bistabilen Relais 2 benutzt werden, der geschlossen ist, wenn die Relaiswicklung 3 in Richtung des Pfeiles 4 stromdurchflossen ist und geöffnet ist, wenn umgekehrt der Erregerstrom in Richtung des Pfeiles 5 fließt. Folglich wird der Relaiskontakt 6 des bistabilen Relais 2 aus der Stellung vor dem Anlegen der Versorgungsspannung oder bei Auftreten einer kurzfristigen elektrischen Unterbrechung stets in die Rücksetzstellung zurückgebracht, und zwar selbst nach dem Anschalten der Versorgungsspannung oder dem Verschwinden der kurzzeitigen elektrischen Unterbrechung. Auf diese Weise wird ein selbsttätiges Setzen und Rücksetzen erzielt, sodaß ein bistabiles Relais, das beispielsweise mit 8 Bit eines Rechenwerkes verbunden ist, nicht in eine von dem vorgegebenen Programm abweichende Stellung gesetzt wird.
1. Treiberschaltung für ein bistabiles Relais, die beim Anlegen eines ersten Eingangssignales
ein erstes Steuersignal und beim Anlegen eines zweiten Eingangssignales ein in Bezug
auf das erste Steuersignal inverses,zweites Steuersignal abgibt, wobei das Relais
auch bei fehlendem Steuersignal zwischen dem ersten und dem zweiten Eingangssignal
seine jeweilige Lage beibehält, dadurch gekennzeichnet, daß das erste und das zweite
Steuersignal an den Eingängen eines Flipflops (13) anliegen, das entweder ein erstes
oder ein zweites, inverses Steuersignal beim Wechsel seines stabilen Schaltzustandes
abgibt, und daß das erste und das zweite Steuersignal einem Zeitgeber (49) zugeführt
wird, der während einer vorgegebenen Zeitdauer einen Halbleiterschaltkreis (1) steuert,
der das Relais (2) während einer vorgegebenen Zeit ansteuert, sodaß selbst dann, wenn
das erste und das zweite Eingangssignal extrem rasch nach Ansprechen des Zeitgebers
(49) auf das Steuersignal auftreten, die Zeitdauer lang genug ist, um den Halbleiterschaltkreis
(1) für eine Zeit zu aktivieren, die der für das bistabile Relais (2) notwendige Arbeitsstrom
erfordert.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß das Flipflop (13) mit einer
Verzögerungsschaltung (82, 83) zur Unterdrückung voneingangsseitigen Störsignalen
versehen ist.
3. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß das Flipflop (13) zwei Serienschaltungen
aus jeweils einem lögischen Schaltglied (G3, G4) und einer Verzögerungsschaltung (82,
83) zur Unterdrückung eingangsseitiger Störsignale umfaßt, wobei jeweils der Ausgangsanschluß
der einen Serienschaltung auf einen Eingangsanschluß der anderen Serienschaltung zurückgekoppelt
ist, sodaß der stabile Zustand sich in Abhängigkeit von dem ersten und dem zweiten
Eingangssignal ändert und der logische Zustand der beiden Ausgänge währenddessen zeitweise
gleich ist.
4. Treiberschaltung für ein bistabiles Relais, insbesondere nach Anspruch 1, dadurch
gekennzeichnet, daß ein Zeitgeber (49) eine Anzahl von hintereinandergeschalteten
Flipflops (50 - 53) und einen Multivibrator (54) umfaßt, der an das Flipflop (50)
der ersten Stufe periodisch ein Schwingungssignal abgibt, wobei das Ausgangssignal
des Flipflops (53) der letzten Stufe den Multivibrator (54) abschaltet und das Ausgangssignal
vorgegebener Dauer des Zeitgebers (49) bildet und daß eine Torschaltung (59) den Empfang
aufeinanderfolgender Eingangssignale mittels des Ausgangssignal eines der dem letzten
Flipflop (53) vorgeschalteten Flipflops (52) des Taktgebers (49) sperrt.
5. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß eine selbsttätige Setz-
und Rücksetzschaltung vorgesehen ist, die die Versorgungsspannung (Vcc) an dem Halbleiterschaltkreis
detektiert, sodaß bei unter dem vorgegebenen Pegel liegender Versorgungsspannung das
Flipflop (13) in einem vorgegebenen stabilen Zustand gehalten wird.