

12

EUROPÄISCHE PATENTANMELDUNG

21 Anmeldenummer: 81108177.7

51 Int. Cl.³: **H 01 P 1/15, H 03 K 17/74**

22 Anmeldetag: 09.10.81

30 Priorität: 18.12.80 DE 3047869

71 Anmelder: **SIEMENS AKTIENGESELLSCHAFT** Berlin und München, Postfach 22 02 61, D-8000 München 22 (DE)


43 Veröffentlichungstag der Anmeldung: 30.06.82 Patentblatt 82/26

84 Benannte Vertragsstaaten: **AT NL**

72 Erfinder: **Wondrowitz, Manfred, Annette-Kolb-Anger 15, D-8000 München 83 (DE)**

54 PIN-Diodenschalter.

57 Die Erfindung betrifft einen PIN-Diodenschalter mit hoher Sperrdämpfung. Bei diesem PIN-Diodenschalter ist eine PIN-Diode parallel zum Verbraucherwiderstand Z_V zwischen zwei $\lambda/4$ -Leitungen L1 und L2 geschaltet. Bei sperrendem PIN-Diodenschalter ist die Diode durch einen Steuergleichstrom leitend geschaltet. Am Ausgang A der Schaltungsanordnung liegt jedoch eine geringe Restspannung an, da der Widerstand der durchgeschalteten Diode nicht unendlich klein ist. Über Kompensationsschaltung K, die beispielsweise aus einem Widerstand R_K mit parallelgeschaltetem Kondensator C_K besteht, wird dieser Restspannung eine um 180° phasenverschobene Spannung der gleichen Größe überlagert. Die erzielbaren Dämpfungen liegen in der Größenordnung von 60 dB (Fig. 2). Durch mehrere Kompensationswiderstände (R_{K1} , R_{K2}) kann der PIN-Diodenschalter breitbandiger ausgeführt werden. Ebenso ist es möglich, durch Einstellung des PIN-Dioden-Steuersstromes innerhalb eines bestimmten Frequenzbereichs die Dämpfung der Schaltungsanordnung optimal einzustellen.



SIEMENS AKTIENGESELLSCHAFT
Berlin und München

Unser Zeichen:
VPA 80 P 6252 E

5 PIN-Diodenschalter

Die Erfindung betrifft einen PIN-Diodenschalter mit hoher Sperrdämpfung.

- 10 Im Bereich höherer Frequenzen werden für Schaltaufgaben häufig PIN-Dioden eingesetzt. PIN-Dioden besitzen einen für HF wirksamen Widerstand, dessen Größe von der Stärke eines eingepprägten Steuergleichstromes abhängt. Fließt durch die PIN-Diode kein Gleichstrom, dann besitzt sie
15 lediglich eine geringe, sehr verlustarme Kapazität ohne parametrische Effekte. Die Kapazität ist von der angelegten HF-Spannung unabhängig.

- Beim Anlegen einer Gleichspannung in Flußrichtung fließt
20 ein Diodenstrom, der zur Folge hat, daß der HF-Diodenwiderstand auf sehr kleine Werte in der Größenordnung kleiner 1 Ohm absinkt.

- Im allgemeinen stellt man an Schalter Forderungen nach
25 möglichst kleinen Verlusten im durchgeschalteten Zustand und einer möglichst hohen Sperrdämpfung. Bei höheren Frequenzen liegen PIN-Dioden im allgemeinen parallel zum Verbraucher. Da der Durchlaßwiderstand der durchgeschalteten PIN-Diode in der Größenordnung
30 zwischen 0,5 und 1 Ohm liegt, werden geforderte Werte für die Sperrdämpfung in der Praxis meist nicht mit einer einzelnen Diode erreicht, sondern es sind Netzwerke aus PIN-Dioden erforderlich. Als Grundschaltung sind Netzwerke mit drei PIN-Dioden, die als π -Glieder
35 geschaltet sind, bekannt. Besonders nachteilig ist es,

daß der Schaltzustand der Diode im Längszweig immer ein anderer sein muß als der Schaltzustand der Dioden in den Quersweigen des γ -Gliedes. Es sind daher getrennte Gleichstromkreise mit entsprechenden Abblockkondensatoren erforderlich. Bei hohen Frequenzen ist eine breitbandige Kompensation dieser Elemente schwierig, so daß man nur sehr schmalbandig wirksame Schaltungen erhält.

- 10 Für Mikrowellen ist die Verwendung einer Diodenkette sinnvoll, bei der PIN-Dioden über sog. invertierende Glieder (Vierpole) - im Mikrowellenbereich sind dies vorzugsweise $\lambda/4$ -Leitungen - miteinander verkoppelt sind. Die "invertierenden" Glieder drehen die Phase der
15 Spannung um 90° bei der Betriebsfrequenz. Hier liegen alle Dioden einseitig auf Masse und haben untereinander immer den gleichen Schaltzustand.

Wenn alle Dioden Strom führen, stellen sie für Hochfrequenz einen niederohmigen Widerstand dar, so daß der Schalter sperrt. Auf Grund der invertierenden Glieder zwischen den Dioden addieren sich die Dämpfungen der einzelnen Dioden. Bei drei PIN-Dioden ergibt sich eine rechnerische Sperrdämpfung von ca. 75 dB bei 25 dB pro
25 Diode. Dieser Wert wird allerdings praktisch nie erreicht, weil parasitäre Reaktanzen und Verkopplungen über die Leitung, die nicht kompensierbar sind, zu einer Reduzierung der Sperrdämpfung führen. Weiter ist zu berücksichtigen, daß die elektrische wirksame Länge
30 der Leitungen zwischen den Dioden frequenzabhängig ist. Dadurch erhält das Netzwerk Bandsperrencharakter, d.h. die Sperrdämpfung nimmt von einem maximalen Wert bei der Mittelfrequenz ausgehend, nach beiden Richtungen ab.

Als weitere Nachteile von PIN-Diodennetzwerken sind noch zu nennen:

Beim Schaltungsaufwand fällt besonders die Zahl der erforderlichen PIN-Dioden ins Gewicht. Zur Durchschaltung mehrerer PIN-Dioden ist eine höhere Gleichstromleistung erforderlich. Die HF-Verluste im offenen Zustand des Schalters steigen an.

Aufgabe der Erfindung ist es, einen PIN-Diodenschalter anzugeben, der bei geringem Schaltungsaufwand eine hohe Sperrdämpfung und eine geringe Durchlaßdämpfung aufweist.

Die Aufgabe wird erfindungsgemäß dadurch gelöst, daß zwischen einem Eingang und einem Ausgang eine Anordnung mit zwei in Serie geschalteten invertierenden Vierpolen vorgesehen ist, daß eine PIN-Diode als Quersweig zwischen den Einzelleitern der Leitungen im Verbindungspunkt dieser Vierpole angeschaltet ist und daß zwischen Eingang und Ausgang ein Kompensationsnetzwerk parallelgeschaltet ist.

Die Schaltung wird besonders einfach, wenn als invertierende Vierpole $\lambda/4$ -Leitungen vorgesehen sind.

Der Erfindung liegt die Erkenntnis zugrunde, daß eine höhere Sperrdämpfung durch Kompensation möglich ist. Die Schaltungsanordnung ist besonders einfach und platzsparend. Die PIN-Diode D ist zwischen zwei $\lambda/4$ -Leitungen eingeschaltet. Parallel zu den $\lambda/4$ -Leitungen ist ein Entkopplungsnetzwerk K geschaltet. Mit dieser Anordnung wird eine höhere Sperrdämpfung als 25 dB erreicht. Die HF-Verluste sind gegenüber Diodennetzwerken im allgemeinen geringer. Bei Schichtschaltungen sinkt der Flächenbedarf und eine Kompensation von unerwünschten Diodenreaktanzen ist zum Teil möglich.

- Vorteilhaft ist es, daß die $\lambda/4$ -Leitungen und das Kompensationsnetzwerk eine gemeinsame Masseleitung haben. Durch diese Maßnahmen wird der Diodenschalter D und das Kompensationsnetzwerk K besonders einfach. Eine parallel zum Verbraucher geschaltete und einseitig auf Masse liegende PIN-Diode stellt oberhalb von ca. 1 GHz die wirksamste Lösung dar. Auch das Kompensationsnetzwerk K wird besonders einfach.
- 10 Besonders vorteilhaft ist es, daß das Kompensationsnetzwerk aus einer Parallelschaltung eines Kompensationswiderstandes und eines Kompensationskondensators im Längszweig besteht. Durch diese einfache Parallelschaltung eines Widerstandes mit einer Kapazität ist die
- 15 PIN-Diode D breitbandig kompensierbar. Es ist zweckmäßig, wenn der PIN-Diodenschalter in Schichttechnik ausgeführt ist und die $\lambda/4$ -Leitungen als gedruckte Leiterbahnen ausgeführt sind. Diese Schaltung zeichnet sich durch besonders geringen Flächenbedarf aus. Die
- 20 gesamte Rückseite der gedruckten Schaltung dient als Masse.

- Es ist besonders vorteilhaft, wenn die Kompensationskapazität durch eine besondere Ausgestaltung der Zu-
- 25 leitungen der $\lambda/4$ -Leitungen gebildet wird. Bei dieser Ausführungsform wird die Kompensationskapazität C_K durch eine spezielle Leitungsführung erzeugt.

- Die weiteren Ausbildungen der Erfindung sind in den
- 30 Unteransprüchen angegeben.

Ein Ausführungsbeispiel der Erfindung wird an Hand der Figuren 1 bis 5 beschrieben.

Es zeigen:

Fig. 1 das Prinzipschaltbild eines PIN-Diodenschalters,

5 Fig. 2 eine Schaltungsanordnung zur Kompensation der
PIN-Diode,

Fig. 3 ein Ausführungsbeispiel des PIN-Diodenschalters,

10 Fig. 4 ein Ausführungsbeispiel zur breitbandigen Kompen-
sation und

Fig. 5 ein Dämpfungsdiagramm zur breitbandigen Kompen-
sation.

15

Fig. 1 zeigt das Prinzipschaltbild eines PIN-Dioden-
schalters. Ein Generator G mit dem Innenwiderstand Z_I
ist über einen Entkopplungskondensator C_{E1} an eine
Leitung L angeschlossen. Über einen zweiten Entkopplungs-
20 kondensator C_{E2} ist der Abschlußwiderstand Z_V am anderen
Ende der Leitung L angeschlossen. Die PIN-Diode D ist
zwischen der Leitung L und Masse parallel zum Ver-
braucher Z_V bzw. parallel zum Generator G geschaltet.
Das Ersatzschaltbild der PIN-Diode besteht aus einer
25 Parallelkapazität $C_P \approx 0,3$ pF, die parallel zu den An-
schlußklemmen der PIN-Dioden liegt. Zu dieser Kapa-
zität ist eine Reihenschaltung einer Längsinduktivi-
tät $L_D \approx 0,4$ nH in Serie mit einer Parallelschaltung
eines Durchlaßwiderstandes $R_D \approx 1$ Ohm in Serie mit
30 einem die ideale Diode symbolisierenden Schalter S und
einer zur Serienschaltung R_D , S parallelgeschalteten
weiteren Serienschaltung eines Widerstandes $R_B \approx 5$ Ohm
mit einer Kapazität $C_S \approx 0,5$ pF angeordnet.

Eine erfindungsgemäße Anordnung ist in Fig. 2 dargestellt. Der Generator G mit dem Innenwiderstand Z_I ist über den ersten Entkopplungskondensator C_{E1} an den Eingang E einer $\lambda/4$ -langen Leitung L1 mit dem
5 praktisch reellen Wellenwiderstand Z_L angeschlossen. Die Leitung L1 wurde als Vierpol dargestellt, deren zweiter Eingang mit dem zweiten Anschluß des Generators G verbunden ist. Zwischen die beiden Ausgänge der Leitung L1 - dies sind die Einzelleiter L11 und L12 -
10 ist die PIN-Diode D als Querglied angeschaltet, der eine zweite $\lambda/4$ -Leitung L2 nachgeschaltet ist, an deren Ausgang A ein Verbraucher Z_V über einen zweiten Entkopplungskondensator C_{E2} angeschaltet ist. Parallel zu dieser Anordnung ist ein weiterer Vierpol K geschaltet,
15 der die Kompensationsschaltung - einen zwischen Eingang E und Ausgang A der Anordnung geschalteten Kompensationswiderstand R_K enthält, dem eine Kompensationskapazität C_K parallelgeschaltet sein kann.

Die Leitungen L1 und L2 haben den Wellen-
20 widerstand Z_L , der im allgemeinen gleich oder ähnlich dem Generatorwiderstand Z_I und dem Verbraucherwiderstand Z_V ist.

Wenn in Fig. 1 die parallel zum Verbraucher geschaltete
25 PIN-Diode D aufgrund ihres restlichen Durchlaßwiderstandes R_D von ca. 1 Ohm und der durch ihre mechanischen Abmessungen bestimmten Längsinduktivität L_D keinen idealen Kurzschluß darstellt, bleibt am Ankoppelpunkt der Diode eine Restspannung erhalten.

30 Vom Verbraucher aus gesehen, bewirkt diese Restspannung, daß die PIN-Diode als Quelle erscheint, die eine sich in Richtung zum Verbraucher ausbreitende Welle erzeugt. Damit ist aber die Entkopplung begrenzt.

Eine Kompensation der Restspannungsquelle - der PIN-Diode - muß möglich sein, wenn man eine genügend breitbandige Kompensationsschaltung findet, die gleichzeitig bei offener, also hochohmiger Diode den Energiefluß zum Verbraucher möglichst wenig stört. Diese Schaltung ist in Fig. 2 dargestellt und soll näher erläutert werden. Bei sperrendem PIN-Diodenschalter ist die Diode D leitend. Hierbei ist der Durchlaßwiderstand R_D kleiner 1 Ohm; die Impedanz der Längsinduktivität L_D liegt bei einer Arbeitsfrequenz von ca. 1 GHz in der gleichen Größenordnung. Die zu R_D parallelliegende Reihenschaltung des Widerstandes R_P und des Kondensators C_S wird bei diesen Betrachtungen vernachlässigt. Die am Eingang E der Leitung L1 liegende Spannung U_1 entspricht betragsmäßig praktisch der Leerlaufspannung des Generators G, weil die Diodenimpedanz $X_D = R_D + j\omega L_D$ über die $\lambda/4$ -Leitung L1 in den hochohmigen Widerstand $\frac{Z_L^2}{X_D}$ transformiert wird, der die Quelle nur schwach belastet. An der Diode steht jetzt eine Spannung $U_D = -j \frac{U_1 \cdot X_D}{Z_L^2}$. Für die Spannung U_2 am Verbraucherwiderstand Z_V gilt ohne die Kompensationsschaltung K $U_2 = -jU_D$; beide Spannungen U_D und U_2 haben die gleiche reelle Amplitude aber 90° Phasenverschiebung. Wenn zusätzlich die im Kompensationszweig liegende Kompensationsimpedanz $X_K = \frac{Z_L^2}{X_D}$, die sich aus der Parallelschaltung von R_K und C_K errechnet

$$X_K = \left(\frac{1}{R_K} + j\omega \frac{1}{C_K} \right)^{-1}$$

angeschaltet wird, überlagern sich am Verbraucher die Spannung U_D und die über das Kompensationsnetzwerk K gelangende Spannung U_{K0} . Diese ist wegen der Phasenverdrehung der $\lambda/4$ -Leitungen L1, L2 um 180° gegen-

über der Spannung des Hauptweges in der Phase gedreht. Die resultierende Spannung U_2 am Verbraucherwiderstand Z_V wird 0, wenn die Bedingung

$$X_K = \frac{Z_L^2}{X_D}$$

5 erfüllt ist.

Bei leitendem PIN-Diodenschalter ist die PIN-Diode gesperrt, also hochohmig. Das entspricht dem geöffneten Schalter S in Fig. 1. Der im Nebenweg liegende Widerstand R_K in Fig. 2 beeinflusst jetzt die Durchlaßdämpfung, da ein kleiner Anteil der Generatorleistung in ihm verbraucht wird. Da die Spannungen U_1 und U_2 gegeneinander um 180° phasenverschoben sind, liegt an den Klemmen der Kompensationsimpedanz X_K die Spannung $U_K = 2 \cdot U_1$ an. 15 Die durch R_K bei Vernachlässigung von L_K verursachte Zusatzdämpfung beträgt mit

$$R_K = \frac{Z_L^2}{R_D}$$

$$\frac{a}{dB} = 10 \log \left(1 - 4 \cdot \frac{Z \cdot R_D}{Z_L^2} \right)$$

mit $Z = Z_I = Z_V$. Bei einem Abschlußwiderstand $Z_V = 50 \text{ Ohm}$ ergibt sich eine Durchlaßdämpfung $a = \text{ca. } 0,3 \text{ dB}$. 20

Ist die Längsinduktivität L_D der PIN-Diode zu berücksichtigen, so kann sie durch den Kompensationskondensator C_K weitgehend kompensiert werden.

25

Die Fig. 3 zeigt den Aufbau des erfindungsgemäßen PIN-Diodenschalters in Schichttechnik. Die PIN-Diode D ist hier in der Bauform "Chip auf Niete" eingesetzt. L1 und L2 stellen die $\lambda/4$ -Leitungen dar. Zur Kompensation der Diodenreaktanzen dienen der Kompensations- 30

widerstand R_K und der Kompensationskondensator C_K .

Der Kompensationskondensator C_K kann durch eine spezielle Leitungsführung nachgebildet werden, bei der die Leitungen L1 und L2 symmetrisch ausgebildet sind und sich.

5 beim Übergang in die Zuleitungen Z1 und Z2 einander annähern. Der Eingang der Schaltung wurde entsprechend Fig. 2 mit E und der Ausgang mit A bezeichnet. Als Masse dient die Kupferkaschierung auf der Rückseite der Schichtschaltung. Mit einer solchen Anordnung ist eine Sperrdämpfung größer 60 dB erzielbar.

Eine Variante zur Erhöhung der Bandbreite ist in Fig. 4 dargestellt. Bei dieser Anordnung wurde der Kompensationswiderstand R_K durch zwei Kompensationswiderstände R_{K1} und R_{K2} ersetzt. Die Kompensationswiderstände R_{K1} und R_{K2} sind hierbei in einem Abstand ΔL_1 kleiner $\lambda/4$ angeordnet. Der Abstand ΔL_2 des zweiten Kompensationswiderstandes R_{K2} zur Diode D ist ebenfalls kleiner als $\lambda/4$. Es ergibt sich der in Kurve 3 der Fig. 5 dargestellte Verlauf der Sperrdämpfung in Abhängigkeit von der Frequenz f. Durch Variation der Leitungslängen ΔL_1 und ΔL_2 können unterschiedlich breite Dämpfungskurven erzielt werden. Zum Vergleich wurde der Dämpfungsverlauf der Schaltungsanordnung in Fig. 2 als Kurve 1 eingezeichnet. Die Kurve 2 zeigt den Dämpfungsverlauf der Schaltungsanordnung nach Fig. 2 bei einem Abschluß mit einem Verbraucherwiderstand $Z_V = 50 \text{ Ohm}$ und der Wellenwiderstand $Z_L = 70 \text{ Ohm}$ der Leitungen L1 und L2, die Kurve 4 zeigt zum Vergleich eine unkompen-

15
20
25
30

Abschließend soll noch auf die Möglichkeit aufmerksam gemacht werden, durch Variation des PIN-Dioden-Steuerstromes das Dämpfungsmaximum zu verschieben. Dies ist dadurch möglich, daß der HF-Widerstand der PIN-Diode

35

vom Steuerstrom abhängig ist. Auf diese Weise ist es ähnlich wie bei der Änderung der Leitungslänge ΔL_2 möglich in einem bestimmten Frequenzbereich durch Einstellen des PIN-Dioden-Steuerstromes optimale Dämpfungswerte zu erreichen.

13 Patentansprüche

5 Figuren

Patentansprüche

1. PIN-Diodenschalter mit hoher Sperrdämpfung,
dadurch gekennzeichnet, daß
zwischen einem Eingang (E) und einem Ausgang (A) eine
5 Anordnung mit zwei in Serie geschalteten invertierenden
Vierpolen (L1, L2) vorgesehen ist, daß eine PIN-Diode
(D) als Quersweig zwischen den Einzelleitern (L11, L12)
der Leitungen im Verbindungspunkt dieser Vier-
pole (L1, L2) angeschaltet ist und daß zwischen
10 Eingang (E) und Ausgang (A) ein Kompensationsnetz-
werk (K) parallelgeschaltet ist.
2. PIN-Diodenschalter nach Anspruch 1, dadurch
gekennzeichnet, daß als invertierende
15 Vierpole $\lambda/4$ -Leitungen (L1, L2) vorgesehen sind.
3. PIN-Diodenschalter nach Anspruch 1, dadurch
gekennzeichnet, daß die $\lambda/4$ -Leitungen
(L1, L2) und das Kompensationsnetzwerk (K) eine ge-
20 meinsame Masseleitung (L12) haben.
4. PIN-Diodenschalter nach Anspruch 1, 2 oder 3,
dadurch gekennzeichnet, daß
das Kompensationsnetzwerk aus einer Parallelschaltung
25 eines Kompensationswiderstandes (R_K) und eines Kompen-
sationskondensators (C_K) im Längszweig besteht.
5. PIN-Diodenschalter nach einem der vorhergehenden
Ansprüche 2 bis 4, dadurch gekennzeichnet,
30 zeichnet, daß der PIN-Diodenschalter in Schicht-
technik ausgeführt ist und die $\lambda/4$ -Leitungen (L1, L2)
als gedruckte Leiterbahnen ausgeführt sind.

6. PIN-Diodenschalter nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß die Kompensationskapazität (C_K) durch eine besondere Ausgestaltung der Zuleitungen (Z_1 , Z_2) der $\lambda/4$ -Leitungen (L_1 , L_2) gebildet wird.
7. PIN-Diodenschalter nach Anspruch 6, d a d u r c h g e k e n n z e i c h n e t , daß die Kompensationskapazität (C_K) durch Annäherung der Zuleitungen (Z_1 , Z_2) gegeneinander und der $\lambda/4$ -Leitungen (L_1 , L_2) gegeneinander im Verbindungsbereich zwischen Zuleitungen (Z_1 , Z_2) und $\lambda/4$ -Leitungen (L_1 , L_2) gebildet wird.
8. PIN-Diodenschalter nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß zur Erhöhung der Bandbreite zwei Kompensationswiderstände (R_{K1} , R_{K2}) im Abstand ΔL_1 kleiner $\lambda/4$ voneinander angeordnet sind und der Abstand (ΔL_2) zwischen der PIN-Diode (D) und dem nächsten Kompensationswiderstand kleiner als $\lambda/4$ ist (Fig. 4)
9. PIN-Diodenschalter nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß zur Vergrößerung der Bandbreite eine Fehlanpassung des Verbraucherwiderstandes (Z_V) zu dem Wellenwiderstand (Z_L) der $\lambda/4$ -Leitungen (L_1 , L_2) erfolgt.
10. PIN-Diodenschalter nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß eine Einrichtung zur Änderung des PIN-Diodensteuerstromes vorgesehen ist, die das Dämpfungsmaximum frequenzmäßig ändert.

11. PIN-Diodenschalter nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n - z e i c h n e t , daß anstelle einer einzigen PIN-Diode mindestens zwei Dioden, insbesondere drei Dioden,
5 im Abstand von $\lambda/4$ zueinander angeordnet sind und daß ein Kompensationsnetzwerk (K) parallel zu dieser Anordnung zwischen dem Eingang (E) und dem Ausgang (A) geschaltet ist.
- 10 12. PIN-Diodenschalter nach einem der vorhergehenden Ansprüche 1 bis 11, d a d u r c h g e k e n n - z e i c h n e t , daß mehrere PIN-Diodenschalter in Serie geschaltet werden.
- 15 13. PIN-Diodenschalter nach Anspruch 12, d a d u r c h g e k e n n z e i c h n e t , daß diese Anordnung in Schichtschaltung ausgeführt ist.






FIG 4




FIG 5

