|
(11) | EP 0 119 280 A1 |
(12) | EUROPÄISCHE PATENTANMELDUNG |
|
|
|
|
||||||||||||||||||||||||
(54) | Integrierte Schaltung zur Decodierung von Verkehrsfunk-Bereichskennsignalen |
(57) Die Schaltung ist im wesentlichen als Digitalschaltung konzipiert. Das auf übliche
Art demodulierte Rundfunksignal (ds) wird zunächst auf eine sehr niedrige Zwischenfrequenz
umgesetzt und dann analog-digital-gewandelt. Zur sicheren digitalen Ermittlung des Bereichskennsignals werden vier Qualitätskriterien vorgegeben und erst bei deren gemeinsamem Vorliegen das decodierte Signal freigegeben. Diese vier Kriterien sind: Fremdkanalabstand, Summenkanalabstand, Modulationsgradüberwachung und vorgebbare Zeitschwelle. Insgesamt ergibt sich dadurch eine Reduzierung der Ansprechzeit der Gesamtschaltung, ohne die Decodiersicherheit zu verringern. Außerdem ergibt sich eine praktisch vollständige Stör- und Rauschsicherheit der Schaltung. Die vier Kriterien werden u.a. mittels Komparatoren und UND-Gattern ermittelt. |
Fig. 1 zeigt in Form eines Blockschaltbilds den Aufbau eines Ausführungsbeispiels der Erfindung,
Fig. 2 zeigt den geringfügig modifizierten Eingangsteil der Anordnung nach Fig. 1 und
Fig. 3 zeigt schematisch den Aufbau einer bei der Erfindung vorteilhaft verwendbaren Mischstufe.
- das demodulierte Rundfunksignal (ds) ist einer Mischstufe (ms) zugeführt, deren Mischsignal-Frequenz (fm) - größer als die größte Bereichsfrequenz ist,
- der Ausgang der Mischstufe (ms) liegt über ein analoges Tiefpaßfilter (af) am Eingang eines Analog/Digital-Wandlers (aw), wobei die obere Grenzfrequenz des analogen Tiefpaßfilters (af) höchstens gleich der halben Abtastfrequenz (fa) des Analog/Digital-Wandlers (aw) ist,
- der Ausgang des Analog/Digital-Wandlers (aw) liegt am Eingang eines digitalen Bandpasses (bp), dessen Mittenfrequenz (fc) gleich der Differenz von Trägersignalfrequenz (ft) und Mischsignalfrequenz (fm) ist, und ferner am ersten Eingang eines Multiplizierers (m), dessen zweiter Eingang am Ausgang einer Digital-Klemmschaltung (kl) liegt, deren Eingang mit dem Ausgang des digitalen Bandpasses (bp) verbunden ist und die positive bzw. negative Eingangssignale auf den durch ihre Stellenzahl vorgegebenen positiven bzw. negativen Maximalwert klemmt,
- am Ausgang des Multiplizierers (m) liegt für jede Bereichsfrequenz ein eigener Signalweg (a, b, f), der in Signalflußrichtung aus einem digitalen Resonanzfilter (ra, rb, rf) für die jeweilige Bereichsfrequenz, einem digitalen Betragsbildner (ba, bb, bf) und einem digitalen Tiefpaß (pa, pb, pf) besteht, dessen obere Grenzfrequenz kleiner als die doppelte kleinste Bereichsfrequenz ist,
- von den Ausgängen der Tiefpässe (ph, pb, pf) liegt jeweils einer an jeweils einem Eingang eines Vielfachkomparators (vk); dessen erster Maximum-Ausgang (mx1) am Steuereingang eines ersten elektronischen Vielfachumschalters (s1) und dessen zweiter Maximum-Ausgang (mx2) am Steuereingang eines zweiten elektronischen Vielfachumschalters (f2) liegt,
- von den Eingängen des ersten und des zweiten elektronischen Vielfachumschalters (s1, s2) liegt jeweils einer an je einem Ausgang der Tiefpässe (pa, pb, pf),
- der erste bzw. der zweite Vielfachumschalter (s1, s2) wird vom ersten bzw. vom zweiten Maximum-Ausgang mx1, mx2) auf den Eingang mit dem ersten bzw. zweiten Maximalwert geschaltet,
- der Ausgang des ersten Vielfachumschalters (s1) liegt einerseits über einen ersten Konstanten-Multiplizierer (m1) am Minuend-Eingang eines ersten Komparators (k1), an dessen Subtrahend-Eingang der Ausgang eines Vielfach-Addierers(ad) angeschlossen ist,von dessen Eingängen jeweils einer mit dem Ausgang eines der Tiefpässe (pa, pb, pf) verbunden ist, und andererseits über einen zweiten Konstanten-Multiplizierer (m2) am Minuend-Eingang eines zweiten Komparators (k2), an dessen Subtrahend-Eingang der Ausgang des zweiten Vielfach-Umschalters (s2) angeschlossen ist,
- am ersten Maximum-Ausgang (mx1) des Vielfachkomparators (vk) liegt ein Verzögerungsglied (vg) und an dessen Ausgang der Minuend-Eingang eines dritten Komparators (k3), dessen Subtrahend-Eingang mit dem ersten Maximum-Ausgang (mx1) verbunden ist,
- der Minuend-gleich-Subtrahehd-Ausgang des dritten Komparators (k3) liegt über einen Inverter (it) am Rücksetzeingang (er) eines Zählers (z),dessen Zähleingang ein Taktsignal (t) zugeführt ist und dessen Zählerstandausgänge mit dem Minuend-Eingang eines vierten Komparatorst(k4) verbunden sind, dessen Subtrahend-Eingang eine als Schwellwert dienende Konstante (k) zugeführt ist,
- dem Ausgang des digitalen Bandpasses (bp) ist ein weiterer Betragsbildner (bw) nachgeschaltet, auf den ein weiterer digitaler Tiefpaß (pw) folgt, dessen - obere Grenzfrequenz gleich der der Tiefpässe (pa, pw, pf) ist und dessen Ausgang über einen dritten bzw. über einen vierten Konstanten-Multiplizierer (m3, m4) am Subtrahend-Eingang eines fünften bzw. eines sechsten Komparators (k5, k6) liegt, deren jeweiliger Minuend-Eingang am Ausgang des ersten Vielfach-Umschalters (s1) angeschlossen ist,
- der Minuend-größer-Subtrahend-Ausgang des fünften Komparators (k5) und der Minuend-kleiner-Subtrahend-Ausgang des sechsten Komparators (k6) sind mit jeweils einem der beiden Eingänge eines ersten UND-Gatters (u1) verbunden,
- von den vier Eingängen eines-zweiten UND-Gatters (u2) liegt jeweils einer am jeweiligen Minuend-größer-Subtrahend-Ausgang des ersten Komparators (k1), des zweiten Komparators (k2) und des vierten Komparators (k4) bzw. am Ausgang des ersten UND-Gatters (u1), und
- der erste Maximum-Ausgang (mx1) des Vielfachkomparators (vk) liegt am ersten Paralleleingang eines Vielfach-UND-Gatters (vu), dessen Ausgang der Bereichssignalausgang (sa) der integrierten Schaltung ist, und der Ausgang des zweiten UND-Gatters (u2) liegt an allen Stellen des zweiten Paralleleingangs des Vielfach-UND-Gatters (vu).