|
(11) | EP 0 170 072 B1 |
| (12) | EUROPÄISCHE PATENTSCHRIFT |
|
|
| (54) |
Phased-Array-Gerät Phased-array apparatus Dispositif de groupement phasé |
|
|
|||||||||||||||||||||||||||
| Anmerkung: Innerhalb von neun Monaten nach der Bekanntmachung des Hinweises auf die Erteilung des europäischen Patents kann jedermann beim Europäischen Patentamt gegen das erteilte europäischen Patent Einspruch einlegen. Der Einspruch ist schriftlich einzureichen und zu begründen. Er gilt erst als eingelegt, wenn die Einspruchsgebühr entrichtet worden ist. (Art. 99(1) Europäisches Patentübereinkommen). |
[0001] Die Erfindung betrifft ein Phased-Array-Gerät für die Ultraschall-Abtastung eines Objektes mit einer Zahl von Ultraschall-Wandlerelementen, denen Verzögerungsglieder zumindest für den Empfangsfall zugeordnet sind.
[0002] Bei einem Phased-Array-Gerät, also einem elektronischen Sektor-Scanner, muss die Änderung der Verzögerung der Signale der einzelnen Ultraschall-Wandlerelemente im Sende- und Empfangsfall in sehr kleinen Schritten erfolgen, um Fehler bei der Einstellung des Steuerwinkels zu vermeiden. Infolge des grössten Steuerwinkels von meist ±45° bezüglich der Normalen der Wandterelementreihe sind bei grossen Steuerwinkeln relativ lange Verzögerungszeiten erforderlich, deren Länge zusätzlich noch stark von der gewählten Aperturlänge (Länge der aktiven Antenne) abhängt. Zum Ausgleich der Auflösungsänderung mit der Tiefe wegen der begrenzten Tiefenschärfe der fokussierten Apertur ist es zweckmässig, den Empfangsfokus mitlaufend anzupassen.
[0003] Der Stand der Technik sieht eine Einstellung der Verzögerungszeiten mit Hilfe von LC-Verzögerungsleitungen, die mit Einstellabgriffen versehen sind, vor. Diese relativ preiswerte Lösung eignet sich vor allem für kurze Verzögerungszeiten, d.h. für nicht schwenkende Abtastgeräte, z. B. für ein lineares Array. Bei längeren Verzögerungszeiten wirken die LC-Verzögerungsleitungen für höhere Frequenzen bandbegrenzend. Sie stellen also jeweils einen Tiefpass dar, dessen Eckfrequenz ca. 5 MHz betragen kann. Gleichzeitig gehen Bauteiltoleranzen in hohem Masse in die Genauigkeit der gesamten Verzögerung ein. Aus diesem Grund werden LC-Verzögerungsleitungen für Transducer- oder Wandlerfrequenzen generell nur bis ca. 3,5 MHz verwendet. Diese Technik wird auch als «Basisbandtechnik» bezeichnet.
[0004] In der DE-OS 3004689 ist ein Empfangsverzögerungssystem zur Verwendung in einem Ultraschallabbildungssystem beschrieben, bei dem in jedem Kanal ein variables Vorverzögerungselement mit dem Wandler und einem Hauptverzögerungselement in Reihe geschaltet ist. In der Praxis werden die Vorverzögerungselemente hauptsächlich für die Feinabstimmung benutzt, d.h. um eine stufenweise Einstellung der Verzögerungsschritte zu ermöglichen, die normalerweise an den Hauptverzögerungselementen nicht durchgeführt werden kann. Diese Anordnung erlaubt es insbesondere, über einen verhältnismässig grossen Bereich möglicher Signalfrequenzen und unterschiedlichen Abständen zwischen den Wandlerelementen Signalkohärenz zu erzielen. Dazu benötigt diese Schaltungsanordnung jedoch eine hohe Anzahl von Verzögerungselementen.
[0005] Weiterhin ist in der DE-OS 2736310 eine Verzögerungsanordnung angegeben, bei der jeweils eine kleine, einstellbare Verzögerungsleitung zwischen den Messumformern oder Wandlern und den Anzapfungen einer Hauptverzögerungsleitung eingefügt ist. Diese Anzapfungen auf der Hauptverzögerungsleitung sind derart ausgewählt, dass die Anordnung längs eines gewünschten Abtastwinkels oder einer Abtastrichtung fokussiert wird. Dagegen werden die kleinen Verzögerungen während einer Abtastung in der besagten Richtung verändert, um die Fokussierung der Anordnung vom Minimalbereich zum Maximalbereich hin zu verändern. Da die ausgewählten Anzapfungen der Hauptverzögerungsleitung während der Abtastung in einer gewünschten Richtung nicht umgeschaltet werden, gibt das Schaltungsprinzip nur bei kleinen Aperturen ausreichend kohärente Signale.
[0006] Höhere Transducerfrequenzen können mit Hilfe von LC-Verzögerungsleitungen durch Abwärtsmischen auf eine Zwischenfrequenz unter 3,5 MHz verarbeitet werden. Die Abwärtsmischtechnik setzt jedoch eine gleichbleibende Signalbandbreite und Sendepulslänge der einzelnen Wandlersignale voraus. Die zeitliche Sendepulslänge sollte aber im Interesse einer guten Auflösung beim Übergang zu hohen Transducerfrequenzen geändert, d. h. verringert werden.
[0007] Eine weitere Realisierungsmöglichkeit sieht die Oberflächenwellenfilter-Technik oder SAW-Filtertechnik (vgl. z. B. Ultrasonics, Vol. 17, pp. 225-229, Sept. 1979) vor. Hierzu ist es erforderlich, das Empfangssignal des einzelnen Ultraschallwandlerelements aufwärts zu mischen, um in das bei der SAW-Technik erforderliche hohe Frequenzband von 20-50 MHz zu kommen. Nach der Summation der einzelnen Empfangssignale des Phased-Arrays muss dann wieder abwärtsgemischt werden. Nachteile der SAW-Technik sind die Tatsache, dass in jedem Kanal Aufwärtsmischer eingesetzt werden müssen, was einen beträchtlichen Aufwand bedeutet, sowie die Schwierigkeit, eine genügend feine Abstufung der Verzögerungszeiten bei den SAW-Filtern zu erzielen.
[0008] Aufwärts- und Abwärtsmischungen im Zusammenhang mit einem Phased-Array-Gerät sind z. B. aus Fig. 11 der DE-PS 2854134 bekannt. Eine digitale Verzögerungstechnik bei einem Phased-Array-Gerät wird in der EP-PS 0027618, insbesondere bei Fig. 1 und 2, beschrieben.
[0009] Bei der Konzeption eines Phased-Array-Gerätes sind auch folgende Gesichtspunkte zu berücksichtigen:
Nimmt man z.B. bei einer medizinischen Untersuchung eine Mittenfrequenz des Empfangsspektrums von fs=3,5 MHz an und berücksichtigt man theoretisch eine Bandbreite Δf=fs (2λ-PuIs), so erhält man als Maximalfrequenz fsmax=fs+Δf/ 2=1,5 fs=5,25 MHz. Daraus resultiert nach dem bekannten Abtasttherorem von Shannon eine Abtastfrequenz für das einzelne Ultraschall-Wandlerelement von fa > 2 fsmax=3 fs=10,5 MHz. Diese Abtastfrequenz fa ist also die minimale Frequenz, um das einzelne Signal eines Wandlerelementes rekonstruieren zu können.
[0010] Für die Quantisierung der Phase, d. h. eine ausreichende Genauigkeit der Zeitverzögerung zwischen zwei benachbarten Wandlerelementen, ist eine Abtastung mit mindestens 1/8 der Wellenlänge erforderlich. Dies ergibt eine quantisierte Phasenverschiebung innerhalb der Wellenlänge λ von 360°/8=45° oder (±22,5°). Bei einer Mittenfrequenz fs=3,5 MHz erhält man damit eine Zeitverzögerung von 35,7 nsec, d.h. ±17,9 nsec. Diese Phasen- oder Zeitgenauigkeit erfordert eine Abtastfrequenz fa > 28 MHz, wenn das Signal digital weiterverarbeitet werden soll (EP-PS 0027618). Diese hohe Abtastfrequenz fa setzt heutzutage den Einsatz von ECL-Bausteinen voraus und führt zu einem relativ teueren Phased-Array-Gerät.
[0011] Ein Ausweg aus diesem Geschwindigkeitsproblem ist die Quadraturtechnik (vgl. DE-PS 2854134, Fig. 8), bei der zwei Verzögerungskanäle zum Einsatz kommen, deren Signale um 90° phasenverschoben sind. Hier liegt die minimale Abtastfrequenz bei fg= 10,5 MHz. Dies lässt einen Einsatz von energiesparenden Techniken (z. B. HCMOS, Low Power Schottky)zu. Die Quadraturtechnik erfordert aber einen relativ hohen Aufwand, da jeweils zwei Kanäle pro Wandlerelement für die Signalverarbeitung benötigt werden.
[0012] Ziel der Erfindung ist die Schaffung eines Phased-Array-Gerätes, das eine hohe Genauigkeit bei der Einstellung des Steuerwinkels ermöglicht und dennoch nur einen vergleichsweise geringen Aufwand erfordert.
[0013] Diese Aufgabe wird erfindungsgemäss nach einer ersten grundlegenden Ausführungsform gemäss Patentanspruch 1 gelöst. Hierbei ist es also möglich, mehrere benachbarte Kanäle, z. B. 4, für die Signalverarbeitung zusammenzufassen.
[0014] Diese Aufgabe wird erfindungsgemäss nach einer zweiten grundlegenden Ausführungsform gemäss Patentanspruch 5 gelöst.
[0015] Als Vorteil der Erfindung wird es angesehen, dass der jeweilige Steuerwinkel wegen der Verwendung von Bausteinen mit festen bausteinspezifischen Verzögerungszeiten (Toleranzen) und der digitalen Speicher, speziell einiger Schieberegister, sehr genau eingestellt werden kann. Ein Driften der Verzögerung auch nach längerem Einsatz des Phased-Array-Gerätes ist nicht zu befürchten. Infolge der hohen Genauigkeit bei der Einstellung des Steuerwinkels ergibt sich auch eine hohe Genauigkeit bei der Fokussierung und damit ein hohes Auflösungsvermögen. Dies ist von besonderem Interesse bei Anwendung der mitlaufenden Fokussierung im Empfangsfalle.
[0016] Ausführungsbeispiele der Erfindung sind in drei Figuren dargestellt und werden im folgenden näher erläutert. Es zeigen:
Fig. 1 eine erste Ausführungsform, bei der sowohl von einer analogen als auch von einer digitalen Verzögerung Gebrauch gemacht wird;
Fig. 2 eine zweite Ausführungsform, die gegenüber der Ausführungsform nach Figur 1 vereinfacht aufgebaut ist; und
Fig. 3 eine dritte Ausführungsform, die auf einem voll digitalen Verzögerungskonzept beruht.
[0017] Das Phased-Array-Gerät nach Figur 1, das insbesondere für medizinische Bilddarstellungen herangezogen wird, besteht aus einer Vielzahl von einzelnen Ultraschallwandler-Elementen E1, E2,... E64, die sowohl für die Emission als auch für den Empfang von Ultraschall-Signalen herangezogen werden. In Figur 1 ist lediglich der Empfangsteil des Phased-Array-Geräts dargestellt. In einem solchen Gerät müssen die empfangenen Ultraschall-Signale mit der eingangs beschriebenen hohen Genauigkeit verzögert werden. Zur Vermeidung von Antennen-Gitterstörungen (grating lobes) und zur Erzielung einer ausreichenden Auflösung sollte die Anzahl der Ultraschallwandler-Elemente gross gewählt werden. Als günstiger Kompromiss bietet sich vorliegend die Zahl 64 bei einem Elementeabstand von λ/2 an.
[0018] Um den Aufwand gering zu halten, der bei einem Einsatz eines Verzögerungskonzepts mit der oben angegebenen Phasengenauigkeit entstehen würde, ist nach Figur 1 vorgesehen, dass die empfangenen Ultraschall-Signale mit einer kurzen und mit einer langen Verzögerung versehen werden. Hierdurch ist es möglich, benachbarte Signalverarbeitungskanäle zusammenzufassen. Wie später deutlich wird, sind in Figur 1 jeweils 4 Kanäle zusammengefasst.
[0019] Nach Figur 1 enthält das Gerät eine gemischte Verzögerungstechnik, nämlich eine analoge Vorverzögerung und eine digitale Hauptverzögerung. Es handelt sich also um eine hybride Lösung. Die analoge Vorverzögerung ist eine Feinverzögerung. Sie spielt sich in einem Bereich ab, der mit X bezeichnet ist. In diesem Bereich X sind insgesamt 64 Kanäle vorgesehen. Die Feinverzögerung findet dabei zwischen 0 und 2λ statt. Dem Bereich X schliesst sich ein Bereich Y an, der nur noch 16 Kanäle umfasst. In diesem Bereich Y sind tiefenabhängig regelbare Verstärker untergebracht. Dem Bereich Y schliesst sich ein Bereich Z an, der ebenfalls 16 Kanäle umfasst. Hier findet eine Langzeitverzögerung statt.
[0020] Experimente haben gezeigt, dass bei medizinischen Untersuchungen mit einem elektronischen Sektor-Scanner Gesamt-Verzögerungszeiten erforderlich sind, die im Bereich von 6 bis 12 µsec liegen. Im vorliegenden Fall übernimmt bei Zugrundelegung dieser Werte die Feinverzögerung im Bereich X eine Verzögerung von 0 bis 600 nsec, und die Grobverzögerung im Bereich Z übernimmt eine Verzögerung zwischen 5,4 und 11,4 jisec.
[0021] Nach Figur 1 ist jedem Ultraschallwandler-Element E1 bis E64 ein Vorverstärker V1 bis V64 mit fester Verstärkung nachgeschaltet. Diesen Vorverstärkern V1 bis V64 ist wiederum jeweils ein Multiplexer M1 bis M64 nachgeschaltet. Der jeweilige Multiplexer M kann von einer Steuerungseinrichtung C mit Taktimpulsen beaufschlagt werden, was durch einen Pfeil am jeweiligen Block M1 bis M64 gekennzeichnet ist. Den Multiplexern M1 bis M64 ist jeweils ein analoges Vorverzögerungsglied T1 bis T64 zugeordnet. Dessen Verzögerungszeit, insbesondere im Bereich von 0 bis 600 nsec, kann mit Hilfe des zugehörigen Multiplexers M1 bis M64 eingestellt werden. Bei den Vorverzögerungsgliedern T1 bis T64 kann es sich insbesondere um LC-Leitungen mit einer Anzahl von Abgriffen, z. B. mit 16 Abgriffen, handeln. Bei solchen LC-Leitungen ergibt sich eine Verzögerung, die für die vorliegenden Zwekke genau genug ist.
[0022] Mit Hilfe der Multiplexer M1 bis M64 ist somit die Feinverzögerung dynamisch, d.h. während des Empfangs einer jeden Ultraschallzeile, umschaltbar. Auf diese Weise lässt sich eine dynamische Fokussierung erreichen.
[0023] Die Signalverarbeitung von jeweils vier benachbarten Ultraschallelementen E1 bis E64 ist im vorliegenden Fall zusammengefasst. Zu diesem Zweck sind beispielsweise die Verzögerungsglieder T1 bis T4 an ein gemeinsames Summierglied S1 angeschlossen. Entsprechend sind z. B. auch die Verzögerungsglieder T61 bis T64 an ein gemeinsames Summierglied S16 angeschlossen. Die Feinverzögerung umfasst dabei, wie angegeben, die Zeitdauer von mindestens 2λ, um jeweils vier solcher Nachbarelemente zusammenfassen zu können. Der Wert 2λ ist dabei eine empirisch gefundene Grösse. Sie stellt einen Kompromiss dar, der bei den meisten Ultraschall-Applikatoren nach dem Phased-Array-Prinzip anwendbar ist. Anstelle von vier Kanälen könnten im übrigen auch zwei, sechs oder aber acht Kanäle jeweils zusammengefasst sein. Nach der Summation der Signale von jeweils vier Nachbarkanälen in den Summiergliedern S1 bis S16 wird das so gewonnene zusammengefasste Empfangssignal jeweils mit Hilfe von regelbaren Verstärkern TGC1 bis TGC16 tiefenabhängig verstärkt, um anschliessend die A/D-Wandler-Dynamik nutzen zu können.
[0024] Nach der Verstärkung in den Verstärkern TGC1 bis TGC16 ergeben sich zwei Realisierungsmöglichkeiten, die in den Figuren 1 und 2 getrennt dargestellt sind. Nach Figur 1 wird das Empfangssignal im Quadraturverfahren, d.h. in komplexer Form, abgetastet. Hierdurch bleibt die Phasengenauigkeit der gesamten Verzögerungseinheit konstant, z. B. λ/12, wenn faq =fa ist (faq = Quadraturverfahren-Abtastfrequenz).
[0025] Im einzelnen wird nach Figur 1 das Ausgangssignal des Verstärkers TGC1 einem Verzögerungsglied zugeführt, welches aus einem Speicher N1 und zwei diesem vorgeschalteten Analog-Digital-Wandlem W1-1 und W1-2 besteht. Der erste Wandler W1-1 ist mit einer Taktfrequenz f beaufschlagt, die beispielsweise der eingangs genannten Abtastfrequenz fa=10,5 MHz gleich ist. Der zweite Wandler W1-2 wird mit derselben Taktfrequenz getaktet, jedoch ist das Taktsignal gegenüber demjenigen des ersten Wandlers W1-1 um 90° verschoben. Dies wird dadurch zum Ausdruck gebracht, dass die Taktfrequenzen mit f(ϕ=0°) bzw. f(cp=90°) bezeichnet sind. Die beiden Wandler W1-1, W1-2 bewirken eine Zerlegung des Empfangssignals in einen Real- und einen Imaginärteil. Der WandIer W1-1 erzeugt dabei den In-Phase-Term oder Kosinus-Anteil, während der Wandler W1-2 den Quadratur-Term oder Sinus-Anteil bereitstellt. Der nachgeschaltete Speicher N1 ist vorzugsweise ein Schieberegister. Dieses wird z. B. in λ/8-Schritten abgetastet, wozu ihm von der Steuereinrichtung C entsprechende Steuerimpulse zugeführt werden.
[0026] Die Grobverzögerungsglieder, die den weiteren Verstärkern TGC2 bis TGC16 nachgeschaltet sind, sind entsprechend aufgebaut. Insgesamt sind also 16 Speicher N1 bis N16 vorhanden. Diese sind ausgangseitig gemeinsam an ein Addierglied A angeschlossen. Die Speicher N1 bis N16, in Zusammenarbeit mit den vorgeschalteten Analog-Digital-Wandlern W1-1 bis W16-2, dienen somit zur Langzeitverzögerung. Mit ihrer Hilfe lässt sich insbesondere der Schwenk- oder der Ablenkwinkel bei einem Phased-Array-Gerät einstellen.
[0027] Das Ausgangssignal des Addiergliedes A besteht aus einem imaginären Anteil i und einem reellen Anteil q, ist also komplex. Aus diesen beiden Anteilen i und q lässt sich nach der Beziehung √i2 + q2 der Betrag des Signals bilden, der auf einem Bildschirm dargestellt werden kann.
[0028] Die Ausführungsform von Figur 2 entspricht weitgehend derjenigen von Figur 1. Jedoch sind im vorliegenden Fall die zweiten Verzögerungsglieder anders, d.h. einfacher aufgebaut. Diese vereinfachte Ausführungsform lässt somit eine gewisse Welligkeit zu, wobei anzumerken ist, dass diese für die Bildqualität unerheblich ist. Im Unterschied zu Figur 1 wird das zusammengefasste Empfangssignal nicht im Quadraturverfahren, sondern jeweils einkanalig abgetastet. In jedem Kanal ist zu diesem Zweck eine Hintereinanderschaltung von einem Analog-Digital-Wandler W1 bis W16 mit einem von einer Steuereinrichtung C, gesteuerten Speicher N1 bis N16 vorhanden. Der Analog-Digital-Wandler W1 bis W16 wird von der Steuereinrichtung C' jeweils mit einer Abtastfrequenz f beaufschlagt. Diese ist bevorzugt etwas höher als der zuvor angegebene Wert von 10,5 MHz. Theoretische Untersuchungen haben ergeben, dass die Abtastfrequenz f aber unter 20 MHz liegen kann. Die Phasengenauigkeit der digitalen Kette wird von der Abtastfrequenz f bestimmt. Bei einer Abtastfrequenz f=20 MHz erhält man beispielsweise eine Phasengenauigkeit von X/5.
[0029] Nach der Literaturstelle G.F. Manez: «Design of a simplified delayed system for ultrasound phased array imaging» in IEEE Transactions on Sonics and Ultrasonics, Vol. SU-30, No. 6, Seite 350f, genügt bei den einzelnen Verzögerungsgliedern W1, N1 bis W16, N16 eine gröbere Quantisierung der Verzögerung, wenn der Träger hinreichend genau durch eine Feinverzögerung verzögert wird. Dies ist vorliegend durch die Feinverzögerung im Bereich X der Fall.
[0030] Am Ausgang des den Verzögerungsgliedern W1, N1 bis W16, N16 nachgeschalteten Addiergliedes AG ergibt sich automatisch ein Betragssignal s, das dem Wert s = V i2 + q2 in Figur 1 entspricht.
[0031] Figur 3 zeigt eine voll digitalisierte Realisierungsform des Verzögerungskonzepts für ein Phased-Array-Gerät, bei dem die Verzögerung wiederum in eine Feinverzögerung (siehe Bereich X) und in eine Grobverzögerung (siehe Bereich Z) unterteilt ist. Im Bereich X der Feinverzögerung sind wiederum im vorliegenden Ausführungsbeispiel 64 Kanäle vorgesehen, während im darauffolgenden Grobverzögerungsbereich Z nur 16 Verarbeitungskanäle vorgesehen sind.
[0032] Nach Figur 3 ist den 64 Ultraschallwandler-Elementen E1 bis E64 (bei ausschliesslich digitaler Realisierung der Verzögerung) jeweils ein Tiefenausgleichsverstärker TV1 bis TV64 nachgeschaltet. Diese Tiefenausgleichsverstärker sind regelbar und entsprechen den Verstärkern TGC1 bis TGC16 der Figuren 1 und 2. Somit wird das Empfangssignal eines jeden Elements E1 bis E64 tiefenabhängig verstärkt. Es wird anschliessend mit Hilfe eines Analog-Digital-Wandlers AD1 bis AD64 digitalisiert. Diese Analog-Digital-Wandler AD1 bis AD64 werden vorliegend mit einer höheren Frequenz betrieben als diejenigen in den Figuren 1 und 2, beispielsweise mit einer Frequenz f von 28 MHz, um mit λ/8 arbeiten zu können. Eine so hohe Frequenz bedeutet allerdings, dass die Bauelemente in ECL-Technik ausgelegt sein sollten. Vorliegend wird also angenommen, dass die A/D-Wandlung mit relativ hoher Abtastfrequenz f', die auch grösser als 28 MHz sein kann, durchgeführt wird. Abweichend davon kann sie aber auch, was in Figur 3 nicht gezeigt ist, nach dem Quadraturverfahren ausgeführt werden.
[0033] Zur Reduzierung des Aufwandes an digitalen Elementen, insbesondere an Busleitungen, wird bei der vorliegenden rein digitalen Lösung eine Aufteilung in eine Feinverzögerung mit Hilfe von 64 Schieberegistern VL1 bis VL64 und in eine Grobverzögerung mit Hilfe von 16 Schieberegistern VR1 bis VR16 vorgenommen. Die genannten Schieberegister VL1 bis VL64 und VR1 bis VR16 sind insbesondere Schieberegister mit variabler Länge. Dabei kann beispielsweise jedes der Schieberegister VL1 bis VL64 insgesamt 16 Stufen umfassen, während jedes der Schieberegister VR1 bis VR16 ein Vierfaches dieser 16 Stufen beinhaltet. Mit anderen Worten, in beiden Schieberegisterarten können dieselben Grundbausteine verwendet werden.
[0034] Die Schieberegister VL1 bis VL64 entsprechen in ihrer Funktion einer Kombination der Multiplexer M1 bis M64 und der Zeitverzögerungsglieder T1 bis T64 von Figur 1. Der Ausgang von vier solcher Schieberegister, z. B. VL1 bis VL4, die jeweils zu benachbarten Ultraschallwandler-Elementen, z. B. E1 bis E4 gehören, sind jeweils gemeinsam an ein Summierglied S1 bis S16 angeschlossen. Anstelle einer Zusammenfassung von jeweils vier Kanälen kann auch eine andere Anzahl, z.B. eine Zahl von 8 Kanälen, gewählt sein. Die Verzögerungszeiten der einzelnen Schieberegister VL1 bis VL64 können während des Empfangs einer Ultraschallzeile rechnergesteuert verändert werden, insbesondere um eine dynamische Fokussierung zu erzielen. Zu diesem Zweck sind ihre Steuereingänge mit einer Steuereinrichtung C" verbunden.
[0035] Es ist also festzuhalten, dass mit Hilfe von Summiergliedern S1 bis S16 auch hier jeweils eine vorgegebene Anzahl von Datenkanälen zusammengefasst wird.
[0036] Die Ausgänge der einzelnen Summierglieder S1 bis S16 sind jeweils über ein zugeordnetes Schieberegister VR1 bis VR16, die die längere der beiden Verzögerungen bewirken, mit einem Additionsglied AGL verbunden. Dieses summiert die einzelnen zusammengefassten und verzögerten Signale auf. An seinem Ausgang entsteht ein Ausgangssignal s', das gegenüber demjenigen von Figur 1 und 2 hochfrequent ist. Dieses hochfrequente Ausgangssignal s' entspricht dem Betrag und kann für Bilddarstellung verwendet werden. Aus diesem hochfrequenten Ausgangssignal s' könnte man aber auch die beiden Signalanteile i und q ableiten.
[0037] Auch bei der Ausführungsform nach Figur 3 ergibt sich eine präzise Einstellung und Steuerung der Verzögerung. Auch hier kann der Schwenk wieder über die dem Addierglied AGL unmittelbar vorgeschalteten Verzögerungsglieder für die Grobverzögerung, d.h. die Schieberegister VR1 bis VR16, eingestellt werden.
die Ultraschallwandler-Elemente (E1 bis E64) sind an erste Verzögerungsbauglieder (M1, T1 bis M64, T64) zur analogen Feinverzögerung der Empfangssignale angeschlossen,
jeweils eine vorgegebene Anzahl der ersten Verzögerungsbauglieder (M1, T1 bis M64, T64) für benachbarte Ultraschallwandler-Elemente (E1 bis E64) ist mit einem gemeinsamen Summierglied (S1 bis S16) verbunden,
die Ausgangssignale der Summierglieder (S1 bis S16) sind zweiten Verzögerungsbaugliedern (W1-1, W1-2, N1 bis W16-1, W16-2, N16; W1 bis W16, N16) zur digitalen Grobverzögerung zugeführt, und die von den zweiten Verzögerungsbaugliedern W1-1, W1-2, N1 bis W16-1, W16-2, N16; W1, N1 bis W16, N16) abgegebenen Ausgangssignale sind einem digitalen Addierglied (A; AG) zugeführt, an dessen Ausgang ein Summensignal (i, q; s) abgegeben wird, das zur Bilddarstellung vorgesehen ist (Fig. 1 und 2).
den Ultraschallwandler-Elementen (E1 bis E64) ist jeweils ein TGC-Verstärker (TV1 bis TV64) und ein Analog-Digital-Wandlerbaustein AD1 bis AD64) nachgeschaltet,
den Analog-Digital-Wandlerbausteinen /AD1 bis AD64) ist jeweils ein erstes Verzögerungsbauglied (VL1 bis VL64) zur digitalen Feinverzögerung der Empfangssignale nachgeschaltet,
jeweils eine vorgegebene Anzahl dieser Verzögerungsbauglieder (VL1 bis VL64) für benachbarte Ultraschall-Wandler-Elemente (E1 bis E64) ist gemeinsam an ein Summierglied (S1 bis S16) angeschlossen,
und die einzelnen Summierglieder (S1 bis S16) sind über je ein zweites Verzögerungsbauglied (VR1 bis VR16) an ein gemeinsames Addierglied (AGL) angeschlossen, dessen Ausgangssignal (s') zur Bilddarstellung vorgesehen ist (Fig. 3).
the ultrasonic transducer elements (E1 to E64) are connected to first delay members (M1, T1 to M64, T64) for the analog fine delay of the received signals; in each case a given number of first delay members (M1, T1 to M64, T64) for adjacent ultrasonic transducer elements (E1 to E64) are connected with a common summing element (S1 toS6);
the output signals of the summing elements (S1 to S16) are supplied to two delay members (W1-1, W1-2, N1 to W16-1, W16-2, N16; W7, N1 to W16, N16) for the digital coarse delay;
and the output signals emitted from the second delay members (W1-1, W1-2, N1 to W16-1, W16-2, N16; W1, N1 to W16, N16) are supplied to a digital adding element (A; AG), at the output of which there is emitted a summation signal (i, q; s) which is provided for the image representation (Figures 1 and 2).
a TGC amplifier (TV1 to TV64) and an analog digital transducer module (AD1 to AD64) are subsequently connected, in each case, to the ultrasonic transducer elements (E1 to E64);
a first delay component (VL1 to VL64) for the digital fine delay of the received signals is subsequently connected, in each case, to the analog digital transducer modules (AD1 to AD64);
in each case, a given number of these delay members (VL1 to VL64) for adjacent ultrasonic transducer elements (E1 to E64) are jointly connected to a summing element (S1 to S16);
and the individual summing elements (S1 to S16) are connected, by way of, in each case, a second delay component (VR1 to VR16), to a common adding element (AGL), the output signals (s' ) of which is provided for the image representation (Figure 3).
les éléments transducteurs ultrasonores (El à E64) sont raccordés à des premiers composants de retard (M1, T1 à M64, T64) servant à appliquer un faible retard analogique aux signaux de réception,
respectivement un nombre prédéterminé des premiers composants de retard (M1, T1 à M64, T64) pour des éléments transducteurs ultrasonores voisins (E1 à E64) sont reliés à un circuit de sommation commun (S1 à S16),
les signaux de sortie des circuits de sommation (S1 à S16) sont envoyés à des seconds composants de retard (W1-1, W1-2, N1 à W16-1, W16-2, N16, W1-N1 à W16-N16) servant à réaliser un retard numérique grossier, et les signaux de sortie délivrés par les seconds composants de retard (W1-1, W1-2, N1 à W16-1, W16-2, N16, W1-N1 à W16-N16) sont envoyés à un circuit additionneur numérique (A; AG), à la sortie duquel est délivré un signal somme (i, q; s), qui est prévu pour la représentation d'une image (figures 1 et 2).
des amplificateurs respectifs TGC (TV1 à TV64) et des modules respectifs formant convertisseurs analogique/numérique (AD61 à AD64) sont branchés en aval des éléments transducteurs ultrasonores (E1 à E64),
des premiers composants respectifs de retard (VL1 à VL64) servant à appliquer un faible retard numérique aux signaux de réception sont branchés en aval des modules formant convertisseurs analogique/numérique (AD1 à AD64), un nombre prédéterminé de ces composants de retard (VL1 à VL64) pour des éléments transducteurs ultrasonores voisins (E1 à E64) sont raccordés respectivement en commun à un circuit de sommation (S1 à S16), et
les différents circuits de sommation (S1 à S16) sont raccordés chacun par l'intermédiaire d'un second composant de retard (VR1 à VR16) à un circuit additionneur commun (AGL), dont le signal de sortie (s') est prévu pour la formation d'une image (figure 3).