

Bipolarer Leistungstransistor mit veränderbarer Durchbruchspannung

Die Erfindung bezieht sich auf einen bipolaren Leistungstransistor mit einem parallel zur Basis-Emitterstrecke liegenden Schaltungsteil zur Veränderung der Durchbruchspannung im gesperrten Zustand nach dem Oberbegriff des Patentanspruchs 1.

Ein Leistungstransistor dieser Art ist beispielsweise aus dem Handbuch für Schalttransistoren der Fa. Thomson-CSF, 1979, S. 9-11, insbesondere Bild 1, bekannt. Neben einer Kollektor-Emitter-Durchbruchspannung U_{CEO} bei offener Basis, d.h. ohne Zuschaltung eines Widerstandes parallel zur Basis-Emitterstrecke, weist er eine erhöhte Durchbruchspannung U_{CEB} bei Zuschaltung eines solchen Widerstandes auf. Nachteilig ist hierbei, daß der genannte Schaltungsteil einen externen Widerstand und einen diesen bei Bedarf zuschaltenden elektronischen Schalter enthält, was den Schaltungsaufwand erheblich vergrößert.

Der Erfindung liegt die Aufgabe zugrunde, einen bipolaren Leistungstransistor der eingangs erwähnten Art anzugeben, der trotz eines wesentlich einfacheren Aufbaus als der oben beschriebene im gesperrten Zustand von einer ersten Kollektor-Emitter-Durchbruchspannung U_{CEO} , die bei unbeschalteter Basis vorhanden ist, auf eine höhere Kollektor-Emitter-Durchbruchspannung umschaltbar ist. Das wird erfindungsgemäß durch eine Ausbildung gemäß dem kennzeichnenden Teil des Patentanspruchs 1 erreicht.

Der mit der Erfindung erzielbare Vorteil besteht insbesondere darin, daß die Sperrfähigkeit des Leistungstransistors ohne großen schaltungstechnischen Aufwand durch die Ansteuerung eines monolithisch integrierten Feldeffekttransistors verbessert wird, wobei die Leiterschaltung des Feldeffekttransistors eine Erhöhung der Kollektor-Emitter-Durchbruchspannung bewirkt.

Die Ansprüche 2 bis 6 sind auf bevorzugte Ausgestaltungen und Weiterbildungen der Erfindung gerichtet.

Die Erfindung wird nachfolgend anhand der Zeichnung näher erläutert. Dabei zeigt:

Fig. 1 ein erstes Ausführungsbeispiel der Erfindung,

Fig. 2 ein zweites Ausführungsbeispiel mit einer selbstgesteuerten Anhebung der Durchbruchspannung,

Fig. 3 eine Draufsicht auf einen erfindungsgemäßen Leistungstransistor und

Fig. 4 eine Draufsicht auf einen alternativ zur Fig. 3 ausgebildeten Leistungstransistor nach der Erfindung.

In Fig. 1 ist ein Teil eines scheibenförmigen Körpers 1 aus dotiertem Halbleitermaterial, z.B. Silizium, dargestellt, der eine erste Teilschicht 1b mit einer Dotierungskonzentration von z.B. 10^{14}cm^{-3}

zweite Teilschicht 2 mit einer Dotierungskonzentration von z.B. 10^{17}cm^{-3}

n-leitend und stellen den Kollektor eines vertikalen bipolaren Leistungstransistors dar. Die Basis dieses Transistors besteht aus einer in 1 eingefügten p-leitenden Zone 3 mit einer Dotierungskonzentration von z.B. 10^{16}cm^{-3} , die sich bis zur Grenzfläche 1a erstreckt und in dieser mit einem Basiskontakt 4 versehen ist, der mit einem Basisanschluß B in Verbindung steht. In die Zone 3 ist ein n-leitendes Emittergebiet 5 eingefügt, das über einen in der Grenzfläche 1a liegenden Emitterkontakt 6 mit einem Emitteranschluß E verbunden ist. Die zweite Teilschicht 2 ist mit einem Kollektorkontakt 7 versehen, der an einen Kollektoranschluß K gelegt ist.

Zwischen dem Emitteranschluß E und dem Basisanschluß B liegt ein in den Halbleiterkörper monolithisch integrierter Feldeffekttransistor T1 des Anreicherungstyps, bestehend aus einem n⁺-dotierten Sourcegebiet 8, das in der Grenzfläche 1a von 4 kontaktiert wird, aus einem durch

die Randzone des Emittergebiets 5 gebildeten Draingebiet und aus dem zwischen 5 und 8 liegenden Teil der Zone 3, der von einer durch eine Gateisolationsschicht 9 von der Grenzfläche 1a getrennten Gateelektrode 10 überdeckt wird. Die Gateelektrode 10 ist mit einem Steuereingang 11 verbunden. T1 stellt eine über 11 steuerbare Emitter-Basis-Kurzschlußstruktur dar. Wird eine positive Steuerspannung U_i an den Eingang 11 gelegt, so bildet sich in dem an 1a angrenzenden Teil der Zone 3 unterhalb der Gateelektrode 10 ein Inversionskanal 12 aus, der die Teile 5 und 8 und damit die Anschlüsse E und B niederohmig miteinander verbindet bzw. kurzschließt. Bei spannungslosem Steuereingang 11 ist der Inversionskanal 12 nicht vorhanden, so daß der Kurzschluß unwirksam ist.

Im stromführenden Zustand des Leistungstransistors fließt in Abhängigkeit von einem über B in Pfeilrichtung eingespeisten Basisstrom I_B ein Laststrom zwischen K und E. Dabei liegt in einem äußeren Laststromkreis eine Kollektorspannungsquelle, die K positiv gegen E vorspannt.

Im gesperrten Zustand des Leistungstransistors ist der Basisstrom I_B abgeschaltet. Eine zwischen K und E liegende Spannung, die den pn-Übergang 13 zwischen den Schaltungsteilen 1b und 3 in Sperrrichtung vorspannt, führt erst beim Erreichen eines als Kollektor-

Emitter-Durchbruchspannung bezeichneten Spannungswertes zu einem Durchbruchstrom, der, wenn er nicht begrenzt wird, den Leistungstransistor thermisch überlastet und damit zerstört. Die Sperrfähigkeit des Leistungstransistors ist also auf Kollektor-Emitter-Spannungen unterhalb der Durchbruchspannung beschränkt. Ohne die Wirksam-

schaltung des über den Inversionskanal 12 verlaufenden Kurzschlußpfades zwischen E und B entspricht die Kollektor-Emitter-Durchbruchspannung einem Wert U_{CEO} , der für einen offenen, also nicht beschalteten Basisanschluß B gilt. Nach der Erfindung wird nun im gesperrten Zustand

des Leistungstransistors eine positive Steuerspannung $+U_i$ an den Steuereingang 11 gelegt, um die Durchbruchspannung von dem genannten Wert U_{CEO} auf einen wesentlich höheren Wert U_{CEK} anzuheben, der für den wirksam geschalteten Kurzschlußpfad zwischen E und B Gültigkeit hat.

Die Erhöhung der Durchbruchspannung erklärt sich daraus, daß ein über den pn-Übergang 13 fließender Sperrstrom, der durch eine den Wert von U_{CEO} übersteigende Spannung zwischen K und E hervorgerufen wird, über die Teile 4, 8, 12, 5 und 6 dem Emitteranschluß E zugeführt wird und somit am pn-Übergang zwischen den Teilen 3 und 5 keine Ladungsträgerinjektion hervorrufen kann. Erst bei dem wesentlich größeren Wert von U_{CEK} wird dann der Durchbruch erreicht. Für den Anwender ist es in einfacher Weise,

d.h. durch die bloße Anschaltung einer Spannung $+U_i$ an den Steuereingang 11 möglich, die Sperrfähigkeit des Leistungstransistors in dem genannten Ausmaß zu erhöhen.

Eine bevorzugte Weiterbildung der Erfindung ist in Fig. 2 dargestellt. Sie unterscheidet sich von Fig. 1 lediglich dadurch, daß der Steuereingang 11 mit dem Kollektoranschluß K über eine Leitung 14 verbunden ist. Die übrigen Schaltungsteile entsprechen der Fig. 1 und sind mit denselben Bezugszeichen wie dort versehen. Der Leistungstransistor nach Fig. 2 weist eine Kollektor-

Emitter-Durchbruchspannung auf, die in Abhängigkeit von der über K zugeführten Kollektorspannung immer dann selbsttätig von einem Wert U_{CEO} auf den Wert U_{CEK} angehoben wird, wenn die Kollektorspannung den Wert der Einsatzspannung von T1 überschreitet. Diese Einsatzspannung kann durch eine entsprechende Dotierungskonzentration des zwischen 5 und 8 liegenden Teils der Zone 3 und

durch die Dicke der Gateisolationsschicht 9 auf einen gewünschten Wert eingestellt wird. Hierbei gilt, daß die Einsatzspannung mit ansteigender Dotierungskonzentration und Dicke der Gateisolationsschicht ebenfalls ansteigt.

Mit Vorteil werden in Fig. 2 eine Zenerdiode ZD zwischen den Steuereingang 11 und den Basisanschluß B bzw. den Basiskontakt 4 geschaltet und ein Strombegrenzungswiderstand R in die Leitung 14 eingefügt. Mittels R und ZD wird eine Spannungsteilung der an K anliegenden Sperrspannung bewirkt und dabei verhindert, daß die an der Gateisolationsschicht 9 anliegende Teilspannung die Steuerungspannung von ZD übersteigt, so daß die Schicht 9 nicht über die Durchbruchfeldstärke hinaus belastet werden kann.

Fig. 3 zeigt eine Draufsicht auf eine bevorzugte Ausgestaltung des Leistungstransistors nach Fig. 1. Das Emittiergebiet besteht hierbei aus mehreren in vertikaler Richtung verlaufenden, streifenförmigen Teilgebieten 5', 5'' und 5'''. Der Emittierkontakt 6' hat eine kammförmige laterale Begrenzung mit drei nach oben zeigenden fingerartigen Ansätzen, die diese Teilgebiete kontaktieren, und mit einem unteren horizontal verlaufenden Steg. Fig. 1 ist dabei als Schnittdarstellung entlang der Linie I - I von Fig. 3 aufzufassen. Das Sourcegebiet 8 verläuft in Fig. 3 mäandrierend entlang der oberen Begrenzung von 6. Dementsprechend weist auch die Gateelektrode 10 einen solchen mäandrierenden Verlauf auf. Der Basiskontakt 4 ist seinerseits kammartig ausgeformt und ragt mit zwei nach unten zeigenden fingerartigen Ansätzen in die Zwischenräume der nach oben gerichteten Ansätze des Emittierkontakts 6. Diese Ausgestaltung kann als eine Verfingerung der Emittier- und Basiskontakte 6, 4 bezeichnet werden.

Fig. 4 zeigt eine Draufsicht auf eine andere bevorzugte Ausgestaltung des Leistungstransistors nach Fig. 1. Das Emittiergebiet 5 hat in diesem Fall eine rechteckförmige bzw. streifenförmige laterale Begrenzung. Dementsprechend weisen auch das Sourcegebiet 8, die Gateelektrode 10 und der Emittierkontakt 6 rechteckförmige Begrenzungen auf. Der Basiskontakt 4 ist mit einer rechteckförmigen Ausnehmung 15 versehen, so daß er den äußeren Rand des Sourcegebiets 8 geringfügig überlappt. Fig. 1 ist hierbei als Schnittdarstellung entlang der Linie I' - I' von Fig. 4 aufzufassen. Eine zweite, gleichartig ausgebildete, inselförmige Emittierstruktur ist nach Fig. 4 neben der vorstehend beschriebenen angeordnet. Die Anschlüsse E und 11 sind mit den einander entsprechenden Teilen 6 und 10 beider Strukturen beschaltet. Der Basiskontakt 4 umgibt beide Emittierstrukturen und weist für jede von ihnen eine Ausnehmung auf.

Mit besonderem Vorteil sind eine Vielzahl von kammartigen Emittierkontakten 6 und Emittiergebieten 5' bis 5''', die gemäß Fig. 3 ausgebildet und mit entsprechenden Basisstrukturen verfingerung sind, bzw. eine Vielzahl von inselförmigen Emittierstrukturen nach Fig. 4 über die Grenzfläche 1a des Halbleiterkörpers 1 gleichmäßig verteilt. Die Teile 4, 6 und 10 dieser Strukturen sind jeweils an gemeinsame Anschlüsse E, B und 11 des Leistungstransistors geschaltet. Dabei kann ein Emittiergebiet 5' nach Fig. 3 z.B. eine Breite b von 50 µm und eine Länge von etwa 1 mm aufweisen. Die Länge einer kammartigen Emittierkontaktstruktur 6, die in Fig. 3 mit I angedeutet ist, kann z.B. 5 mm betragen. Die Eindringtiefe eines Emittiergebiets 5 oder 5' in die Zone 3 wird zweckmäßigerweise mit 0,3 bis 2 µm bemessen. Die Dicke der Zone 3 kann etwa 3 bis 5 µm betragen, während die Dicke der Teilschicht 1b z. B. zu 10 bis 50 µm gewählt ist.

Die Teilschichten 1b und 2 können in Abweichung von Fig. 1 auch durch eine einheitlich dotierte, n-leitende Schicht ersetzt sein.

Neben den bisher beschriebenen Ausführungsformen der Erfindung sind auch solche von Interesse, bei denen die einzelnen Halbleiterteile durch solche des entgegengesetzten Leitfähigkeitstyps und die zum Betrieb erforderlichen Ströme und Spannungen durch solche entgegengesetzter Polarität ersetzt sind.

Ansprüche

1. Bipolarer Leistungstransistor mit einem parallel zur Basis-Emittierstrecke liegenden Schaltungsteil zur Veränderung der Durchbruchspannung im gesperrten Zustand, bei dem ein mit einem Kollektorkontakt versehener Halbleiterkörper eines ersten Leitfähigkeitstyps eine die Basis darstellende und in einer Grenzfläche mit einem Basiskontakt versehene Zone des zweiten Leitfähigkeitstyps aufweist und bei dem in die Zone wenigstens ein Emittiergebiet des ersten Leitfähigkeitstyps eingefügt ist, das in der Grenzfläche mit einem Emittierkontakt versehen ist, **dadurch gekennzeichnet**, daß eine Emittier-Basis-Kurzschlußstruktur vorgesehen ist, die aus einem in den Halbleiterkörper monolithisch integrierten Feldeffekttransistor (T1) besteht, daß dieser ein neben dem Emittiergebiet (5) in die Zone (3) eingefügtes Source-Gebiet (8) des ersten Leitfähigkeitstyps aufweist, das mit dem Basiskontakt (4) leitend verbunden ist, daß die Randzone des Emittiergebiets (5) das Draingebiet des Feldeffekttransistors (T1) bildet und daß eine den zwischen dem Emittiergebiet (5) und dem Sourcegebiet (8) liegenden Teil der Zone (3) überdeckende und von dem Halbleiterkörper (1) durch eine dünne elektrisch isolierende Schicht (9) getrennte Gateelektrode (10) vorgesehen ist, die mit einem Steuereingang (11) für eine die Durchbruchspannung bestimmende Steuerungspannung versehen ist.

2. Bipolarer Leistungstransistor nach Anspruch 1, **dadurch gekennzeichnet**, daß der Steuereingang (11) mit einem Anschluß (K) des Kollektorkontaktes (7) über eine Leitung (14) verbunden ist.

3. Bipolarer Leistungstransistor nach Anspruch 2, **dadurch gekennzeichnet**, daß eine Zenerdiode (ZD) zwischen den Steuereingang (11) und den Basiskontakt (4) geschaltet ist und daß in die Leitung (14) ein Strombegrenzungswiderstand (R) eingefügt ist.

4. Bipolarer Leistungstransistor nach einem der Ansprüche 1 bis 3, **dadurch gekennzeichnet**, daß der Emittierkontakt (6) kammartige laterale Begrenzungen mit mehreren fingerartigen Ansätzen und jeweils einem diese miteinander verbindenden Steg aufweist, daß mehrere Emittier-Teilgebiete (5', 5'', 5''') jeweils unterhalb der fingerartigen Ansätze liegen und daß der Basiskontakt (4) ebenfalls kammartig geformt ist, wobei er mit seinen Ansätzen in die Zwischenräume der Ansätze des Emittierkontakts (6) ragt.

5. Bipolarer Leistungstransistor nach einem der Ansprüche 1 bis 3, **dadurch gekennzeichnet**, daß das Emittiergebiet (5) sowie der Emittierkontakt (6) im wesentlichen rechteckförmige laterale Begrenzungen aufweisen und daß der Basiskontakt (4) eine im wesentlichen rechteckförmige Ausnehmung (15) besitzt, so daß sein die Ausnehmung (15) begrenzender Rand das Sourcegebiet (8) des Feldeffekttransistors geringfügig seitlich überlappt.

6. Bipolarer Leistungstransistor nach einem der vorstehenden Ansprüche, **dadurch gekennzeichnet**, daß eine Vielzahl von Emittiergebieten nebeneinander auf der Grenzfläche (1a) des Halbleiterkörpers (1) angeordnet sind.

FIG 1




FIG 2




FIG 3




FIG 4

