Panneau d'affichage à matrice de diodes électroluminescentes

Abstract

 Panneau d'affichage à diodes électroluminescentes pour la forma­tion d'un journal lumineux.
Selon l'invention, les diodes électro-luminescentes (11) qui sont disposées en une matrice, sont pilotées par l'intermédiaire de bascules formant mémoire (12) en technologie CMOS rapide susceptible de leur dé­livrer un courant d'intensité suffisante; les diodes sont directement reliées aux sorties de ces mémoires et le courant qui les traverse est déterminé par la tension d'alimentation des mémoires (12).
Les mémoires sont chargées par un registre à décalage (13) de type série.

Description

[0001] L'invention se rapporte à un panneau d'affichage à matrice de diodes électroluminescentes, formant typiquement un journal lumineux et elle concerne plus particulièrement un tel panneau à la fois plus écono­mique et plus lumineux que les systèmes analogues connus, tout en permet­tant un affichage plus rapide.

[0002] Un journal lumineux classique se compose d'une matrice de diodes électroluminescentes, d'un nombre correspondant de mémoires (typiquement des bascules bi-stables) intercalées entre lesdites diodes et un registre à décalage dans lequel circulent les informations représentatives d'une image à afficher. Ces informations sont délivrées au rythme d'une horloge par une unité de commande associée à une mémoire programme. L'unité de commande et la mémoire programme sont généralement situées dans un boîtier séparé du panneau et reliées à ce dernier par un toron de fils conducteurs. Cet agencement est avantageux lorsque le panneau de diodes est destiné à être placé à l'extérieur et soumis aux intempéries. Dans ce cas, les com­posants les plus fragiles, contenus dans l'unité de commande, peuvent être placés dans un endroit abrité et plus facilement accessibles pour la modi­fication ou l'actualisation des messages à reproduire. Jusqu'à présent, il a été assez difficile d'adapter les caractéristiques des mémoires à cel­les des diodes électroluminescentes. On a ainsi cherché à alimenter les diodes à travers des résistances de charge, mais ce type de circuit a l'in­convénient d'une consommation de puissance dans les résistances, non di­rectement utile pour l'affichage. Le prix de revient est par ailleurs élevé, non seulement en raison du nombre de résistances nécessaire, mais aussi du coût de main-d'oeuvre pour leur câblage. On a tenté d'alimenter les diodes électroluminescentes directement par le courant délivré par les mémoires, mais cela aboutit généralement à faire travailler lesdites mé­moires hors des caractéristiques prévues par le constructeur de ces circuits intégrés. Un tel mode de réalisation est, à la limite, concevable pour l'affichage de messages défilants, car les diodes ne sont utilisées que pendant une faible partie du temps. Ceci devient plus difficile à envisa­ger pour l'affichage de messages fixes, notamment des graphismes, où cer­taines diodes peuvent être allumées en permanence pendant des intervalles de temps relativement longs, d'où des conditions de fonctionnement beaucoup plus défavorables pour les mémoires qui les alimentent.

[0003] L'invention permet notamment de résoudre ce problème. Le principe de base de l'invention résulte de la recherche d'une meilleure adaptation entre les circuits intégrés disponibles, constituant les mémoires et les diodes électroluminescentes habituellement utilisées pour une telle appli­cation. En analysant les caractéristiques de circuits intégrés récents de la technologie CMOS rapide, on a ainsi constaté que les constructeurs de ces circuits intégrés conçus pour des applications de calcul numérique à grande vitesse, avaient été amenés à en abaisser la tension d'alimenta­tion, tout en admettant un courant plus important, pour que les circuits puissent être pilotés à une fréquence horloge plus élevée. L'une des par­ticularités de l'invention est de proposer une nouvelle application de ce type de composants, pour alimenter directement une diode électrolumines­cente.

[0004] Dans cet esprit, l'invention concerne donc essentiellement un pan­neau d'affichage à matrice de diodes électroluminescentes, par exemple du type journal lumineux, chaque diode étant alimentée par l'intermédiaire d'une mémoire, caractérisé en ce que les mémoires sont réalisées en tech­nologie CMOS rapide, en ce que les diodes sont directement connectées aux sorties de leurs mémoires respectives, et en ce que la tension d'alimen­tation desdites mémoires est choisie pour fixer la valeur du courant dans lesdites diodes.

[0005] Un autre problème résolu par l'invention est lié à la structure même des panneaux d'affichage. Il s'agit de transmettre efficacement l'horloge haute-fréquence à tous les circuits, malgré les dimensions im­portantes de la matrice de diodes. En effet, il n'est pas possible de prévoir une horloge commune à tous les circuits intégrés. Les capacités parasites qui en résulteraient ne permettraient pas le transfert des in­formations à la fréquence choisie, c'est-à-dire de l'ordre de 2 MHz. On est donc amené à prévoir, de proche en proche, des moyens d'amplification ou de régénération du signal d'horloge, lesquels peuvent désynchroniser les différents circuits du registre à décalage. Selon un autre aspect de l'invention, on prévoit des moyens pour que le registre à décalage fonction­ne correctement sans que le signal d'horloge soit réellement synchronisé en tous les points du registre.

[0006] Dans ce but, le panneau d'affichage défini ci-dessus est aussi ca­ractérisé en ce que les étages du registre à décalage sont agencés en grou­pes d'étages adjacents les uns des autres, en ce qu'un moyen d'amplifica­tion et de remise en forme est intercalé dans la liaison d'horloge entre deux groupes adjacents quelconques et en ce qu'un moyen retardateur est intercalé entre la sortie de données et la sortie de données de ces mêmes groupes adjacents.

[0007] Une autre particularité de l'invention consiste à alimenter le panneau d'affichage avec une horloge de fréquence réduite et à régénérer l'horloge de fréquence élevée dans le panneau d'affichage même, ce qui permet de disposer d'une longueur de câble conducteur plus importante en­tre l'unité de commande et l'horloge haute-fréquence proprement dite, et le panneau d'affichage.

[0008] L'invention apparaîtra plus clairement à la lumière de la descrip­tion qui va suivre, donnée uniquement à titre d'exemple et faite en réfé­rence au dessin annexé, dans lequel :

- la figure 1 illustre partiellement un schéma de principe de l'ensemble des mémoires et du registre à décalage associé aux diodes électroluminescentes;

- la figure 2 est un schéma de branchement possible entre une diode électroluminescente et sa mémoire;

- la figure 3 est une variante de branchement;

- la figure 4 présente le schéma d'un circuit réducteur de fré­quence d'horloge; et

- la figure 5 représente le schéma d'un circuit multiplicateur de fréquence d'horloge

[0009] En se reportant au dessin, on a représenté une partie d'un panneau d'affichage de diodes électroluminescentes 11, respectivement connectées à des mémoires 12 réalisées en technologie CMOS rapide, aujourd'hui commer­cialisées sous la référence HCMOS par la plupart des constructeurs de semi­conducteurs. Chaque mémoire est composée d'une bascule bi-stable et, selon l'invention, la diode 11 correspondante est directement connectée à sa sortie, c'est-à-dire notamment sans résistance série. Il existe deux possibilités de branchement de la diode par rapport à la bascule, soit en utilisant le transistor du canal N, la diode étant branchée entre la sor­tie de la mémoire et la masse (fig. 2), soit en utilisant le transistor du canal P, la diode étant raccordée, cette fois, à la borne d'alimentation (fig. 3).

[0010] En se reportant à nouveau à la figure 1, on voit que les mémoires 12 sont connectées pour être chargées par les sorties d'un registre à dé­calage de type série, c'est-à-dire à entrées de données série et sorties parallèles, ces dernières étant reliées aux entrées de chargement des mé­moires 12. La progression des informations dans le registre se fait au rythme d'une horloge haute-fréquence, appliqué par une liaison d'horloge 14. Le transfert des informations des entrées vers les sorties des mémoi­res 12 est commandé lorsque le train d'informations correspondant à une image complète est parvenu jusqu'au dernier étage du registre à décalage 13. A ce moment, un signal de commande est appliqué sur un BUS de charge­ment 15 common à toutes les mémoires 12. Pratiquement, on réalisera avan­tageusement le système de pilotage de la matrice de diodes 11 par un mon­tage en cascade d'un nombre convenable de circuits intégrés du type 74 HC 4094 B incorporant à la fois des étages 13a du registre à décalage et un nombre correspondant (huit dans l'exemple) de mémoires 12 reliées aux sorties de ces étages de registre. Les sorties accessibles desdites mémoires 12 sont reliées directement à des diodes électroluminescentes 11, respectivement; selon le montage de la figure 2 ou celui de la figure 3. La sortie du dernier étage du registre d'un circuit intégré donné est re­lié à l'entrée du premier étage d'un autre circuit intégré du même type, situé à proximité. Le courant de chaque bascule formant mémoire 12 est suffisant pour alimenter de façon optimale la diode électroluminescente, laquelle nécessite typiquement un courant de l'ordre de 25 mA. En effet, ce circuit intégré admet d'être alimenté sous une tension plus faible que les autres circuits de type MOS et celle-ci peut varier dans des limites assez larges. On met donc à profit cette particularité pour régler ou déterminer le courant circulant dans les diodes, en choisissant la tension d'alimentation en conséquence. Typiquement, avec le type de circuit in­tégré mentionné plus haut, la tension est choisie aux environs de 4 V, pour obenir un courant de l'ordre de 25 mA dans chaque diode. Pour cette va­leur de courant, la tension aux bornes de la diode est voisine de 1,8 V. La puissance dissipée dans chaque mémoire est donc de l'ordre de 0,062 W. Comme chaque circuit intégré contient huit mémoires, la puissance maximum dissipée par ledit circuit intégré (correspondant à huit diodes allumées) est de 0,5 W, ce qui correspond à la puissance admissible par ce type de circuit intégré. Si on admet un taux d'utilisation des diodes de l'ordre de 35 %, la puissance moyenne dissipée par chaque circuit n'est donc en fait que de 0,175 W.

[0011] Selon une autre caractéristique importante de l'invention, les étages 13a du registre à décalage sont agencés en groupes d'étages adja­cents les uns des autres (c'est-à-dire topologiquement voisins sur le panneau d'affichage) et un moyen d'amplification et de remise en forme 18 est intercalé dans la liaison d'horloge entre deux tels groupes adjacents quelconques, tandis qu'un moyen retardateur 19 est intercalé entre la sortie de données et l'entrée de données de ces mêmes groupes adjacents. Ainsi, le signal d'horloge haute-fréquence est toujours exploitable d'une extrémité à l'autre du panneau d'affichage, malgré les capacités parasites réparties sur toute la distance, grâce aux moyens 18 disposés de proche en proche. La désynchronisation qui en résulte est sans conséquence grâce au retard apporté simultanément dans le transfert des informations, de groupe en groupe. Le retard entre deux groupes devra être supérieur au retard de l'horloge entre ces mêmes groupes. Pratiquement, chaque am­plificateur pourra être réalisé par deux inverseurs en cascade, par exem­ple disponibles dans des circuits intégrés de la même catégorie, portant la référence 74 HCU 04. Des moyens retardateurs 19 sont en outre disponi­bles dans chaque circuit intégré de type 74 HC 4094 B renfermant les re­gistres et les mémoires. Dans l'exemple de la figure 1, on a représenté par souci de simplification un amplificateur 18 et un moyen retardateur 19 associé à chaque circuit intégré, c'est-à-dire pour huit diodes. En fait, on pourra les "espacer" beaucoup plus, le nombre d'étage de chaque groupe pouvant être compris entre dix et quarante et de préférence voisin de trente. Enfin, comme mentionné précédemment, on prévoit de transmettre le signal d'horloge sous une fréquence réduite dans le toron de fils con­ducteurs reliant le panneau d'affichage et son unité de commande renfer­mant le générateur d'horloge haute-fréquence, non représenté. Ainsi, le dispositif de la figure 4 connecté à la sortie du générateur d'horloge haute-fréquence, donc à distance du panneau, fournit un signal dont la fréquence est réduite de moitié. Il se compose d'une bascule 20 rebouclée sur son entrée par un inverseur 21 dont le signal de sortie est amplifiant 22 avant d'être appliqué à la ligne d'horloge. Le dispositif de la figu­re 5 est un multiplicateur de fréquence conçu pour doubler la fréquence du signal qu'il reçoit. Il se compose d'un amplificateur 24 distribuant son signal de sortie à deux monostables 25, 26, montés en parallèles et dé­phasés par un inverseur 27. Les sorties des deux monostables sont reliées aux deux entrées d'une porte OU 28 dont la sortie restitue la fréquence originale.

[0012] Le système qui vient d'être décrit permet l'affichage d'images successives à très grande vitesse, jusqu'à mille images par seconde. Ces performances peuvent être mises à profit pour l'affichage en continu d'une image fixe comportant des diodes allumées avec des niveaux lumineux différents, obtenus par allumage et extinction rapide et successive de ces diodes. A titre d'exemple, pour une fréquence minimale de vingt images par seconde, on peut obtenir jusqu'à cinquante niveaux lumineux différents.

Revendications

1. Panneau d'affichage à matrice de diodes électroluminescentes (11), par exemple du type journal lumineux, chaque diode étant alimentée par l'intermédiaire d'une mémoire (12), caractérisé en ce que les mémoires sont réalisées en technologie CMOS rapide, en ce que les diodes (11) sont directement connectées aux sorties de leurs mémoires respectives et en ce que la tension d'alimentation desdites mémoires est choisie pour fixer la valeur du courant dans lesdites diodes.

2. Panneau d'affichage selon la revendication 1, caractérisé en ce que lesdites mémoires (12) sont réalisées à partir de circuits intégrés de la série HCMOS, de préférence à partir de circuits du type 74 HC 4094 B.

3. Panneau d'affichage selon la revendication 1 ou 2, caractéri­sé en ce que chaque mémoire (12) est connectée pour être chargée par un étage (13a) correspondant d'un registre à décalage (13) de type série, recevant pour chaque image une succession d'informations générées par une unité de commande au rythme d'une horloge, une liaison de chargement (15) étant commune à toutes les mémoires.

4. Panneau d'affichage selon la revendication 3, caractérisé en ce que les étages (13a) du registre à décalage sont agencés en groupes d'étages adjacents les uns des autres, en ce qu'un moyen d'amplification et de remise en forme (18) est intercalé dans la liaison d'horloge entre deux groupes adjacents quelconques et en ce qu'un moyen retardateur (19) est intercalé entre la sortie de données et l'entrée de données de ces mêmes groupes adjacents.

5. Panneau d'affichage selon la revendication 4, caractérisé en ce que le nombre d'étages de chaque groupe est compris entre dix et qua­rante, de préférence voisin de trente.

6. Panneau d'affichage selon l'une des revendications 3 à 5, dans lequel l'horloge précitée est située à distance et reliée à la matrice de diodes par une liaison d'une certaine longueur, caractérisé en ce que ladite horloge est associée à un circuit réducteur de fréquence (figure 4) pour émettre un signal d'horloge de fréquence réduite et en ce que ladite matrice de diodes électroluminescentes est associée à un multiplicateur de fréquence (figure 4) recevant ledit signal d'horloge de fréquence ré­duite et susceptible de régénérer un signal d'horloge haute-fréquence.

Dessins