[0001] Die Erfindung bezieht sich auf ein Verfahren und eine Anordnung zur Verknüpfung von
Operanden variabler Länge in Datenverarbeitungsanlagen entsprechend den Merkmalen
des Oberbegriffs des Patentanspruches 1.
[0002] Eine der hauptsächlichsten Aufgaben eines Zentralprozessors innerhalb einer Datenverarbeitungsanlage
ist die arithmetische und logische Verknüpfung von Operanden und das Bereitstellen
der Ergebnisse. Die Verarbeitungseinheit eines Zentralprozessors besteht im wesentlichen
aus zwei Registern und einer arithmetisch/logischen Verknüpfungseinheit ALU, die über
Datensammelwege miteinander verbunden sind. Der für die Verknüpfung zweier Operanden
notwendige Verarbeitungszyklus umfaßt in der Regel das Lesen der Operanden aus den
Registern, die Verknüpfung in der arithmetisch/logischen Verknüpfungseinheit und den
anschließenden Transfer des Ergebnisses in ein Zielregister. Dieser Ablauf ist relativ
problemlos, wenn die Operandenlänge mit der Breite der Register und der arithmetisch/logischen
Verknüpfungseinheit übereinstimmt. Probleme ergeben sich jedoch bei Operanden, die
unterschiedliche Längen aufweisen. In den Fällen, in denen die Operanden länger als
die Verarbeitungsbreite der arithmetisch/logischen Verknüpfungseinheit sind, werden
die Operanden in kleinere, der Verarbeitungsbreite der Verknüpfungseinheit angepaßte
Einheiten unterteilt und nacheinander verarbeitet. Bei kürzeren Operanden als die
Verarbeitungs breite der Verknüpfungseinheit kann die Einspeisung bzw. der Abgriff
eines bei der Verknüpfung zu berücksichtigenden Übertrages, weil Lage und Länge der
Operanden und des Verknüpfüngsergebnisses nicht eindeutig festliegen, nicht ohne weiteres
an der niedrigstwertigen bzw. höchstwertigen Stelle der Verknüpfungseinheit, also
an den Rändern der Verknüpfungseinheit, erfolgen, sondern muß innerhalb der Verarbeitungsbreite
der Verknüpfungseinheit an allen Stellen möglich sein. Nach der Verarbeitung kürzerer
Operanden ist ein Überschreiben des Zielregisters in voller Breite und damit die Erzeugung
einer Ergebnisinformation in einem Arbeitsgang mit dem Ergebnisoperanden meist nicht
möglich.
[0003] Die wahlfreie Einspeisung bzw. der Abgriff eines Übertrages an beliebiger Stelle
der Verknüpfungseinheit ist z.B. durch einen strukturierten Aufbau der Verknüpfungseinheit
mit kleineren, jeweils einen Übertragseingang und einen Übertragsausgang aufweisenden
Verknüpfungskomponenten möglich. Die Verknüpfungskomponenten können dabei so ausgelegt
sein, daß die Verknüpfungsgrößen mit einer Bitstelle oder mit mehreren Bitstellen,
also Bitstellengruppen, miteinander verknüpfen. Aus kleineren Verknüpfungskomponenten
aufgebaute Verknüpfungseinheiten werden insbesondere im Zusammenwirken mit Übertragsvorhersageeinrichtungen
verwendet, wobei der Übertragsausgang ersetzt ist durch Ausgänge für Hilfssignale,
die der Übertragsvorhersageeinrichtung zugeführt und der Bildung der Übertragssignale
für die einzelnen Verknüpfungskomponenten zugrundegelegt werden. Der Gebrauch und
die Arbeitsweise einer struktuiert aufgebauten Verknüpfungseinheit in Verbindung mit
einer Übertragsvorhersageeinrichtung ist unter anderem dem Buch "Computer Arithmetic",
K. Hwang, John Wiley and Sons, Inc., zu entnehmen, in dem die Hilfssignale mit Carry
Propagate und Carry Generate bezeichnet sind.
[0004] Eine andere Lösung des gleichen Problems besteht darin, die Verknüpfungseinheit durch
Maskeneinrichtungen, denen jeweils ein Operand der zu verknüpfenden Operanden vor
der Verknüpfungseinheit zugeführt wird, funktionell zu verkürzen, indem die eine Maskeneinrichtung
operationsabhängig steuerbar ist und nicht zum Operanden gehörende Verknüpfungsgrößen
bei einer Addition in den Höchstwert, bei vierstelligen Verknüpfungsgrößen z. B. "1111"
bei einer Binäraddition bzw. "1001" bei einer Dezimaladdition, und bei allen anderen
Verknüpfungsoperationen in den Niedrigstwert, und die andere Maskiereinrichtung nicht
zum Operanden gehörende Verknüpfungsgrößen in den Niedrigstwert umwandelt. Dadurch
wird ein am Rand der Verknüpfungseinheit anliegender Übertrag bis zum Anfang des gültigen
Operandenfeldes und ein Ausgangsübertrag vom Ende des Operandenfeldes bis zum Übertragausgang
der Verknüpfungseinheit weitergeleitet. Eine Verknüpfungsanordnung mit einem solchen
Lösungsprinzip ist in der DE-PS 30 40 931 beschrieben. Beide Lösungsarten benötigen
jedoch einen großen Hardwareaufwand und eine umfangreiche Taktsteuerung der Hardware,
die die Verarbeitungsgeschwindigkeit der Verknüpfungseinheit verlangsamen.
[0005] Das Problem der Erzeugung einer Ergebnisinformation in einem Zielregister, die aus
dem Ergebnisoperanden an Stelle des Verknüpfungsoperanden und aus den nicht zum Verknüpfungsoperanden
gehörenden Informationsteilen einer Eingangsinformation zusammengesetzt ist, wird
bisher dadurch gelöst, daß entwe- .der mit einer komplizierten Taktsteuerung der Ergebnisoperand
partielle in eines der Register als Zielregister rückgeschrieben wird oder daß in
einem dem Zielregister vorgeschalteten aufwendigen Ergebnisaufbereitungsregister der
Ergebnisoperand zunächst zu einer Ergebnisinformation mit Breite des Zielregisters
aufbereitet und dann die gesamte Ergebnisinformation rückgeschrieben wird. Dazu wird
die Eingangsinformation, deren Verknüpfungsoperand durch den Ergebnisoperanden ersetzt
werden soll, vor Beginn der Verknüpfung in das Ergebnisaufbereitungsregister geschriebn
und nach erfolgter Verknüpfung der Verknüpfungsoperand durch den Ergebnisoperanden
ersetzt. Beide Arten der Erzeugung einer Ergebnisinformation in einem Zielregister
erfordern wiederum einen erheblichen Aufwand an Hardware und an Taktsteuerungen für
die Hardware.
[0006] Aufgabe der Erfindung ist es, ein Verfahren und eine Anordnung zur Verknüpfung zweier
Operanden mit abweichender Länge von der konstanten Verarbeitungsbreite einer Verknüpfungseinheit
anzugeben, die insgesamt wenig Hardwareaufwand und wenig Steuerungsaufwand für die
Hardware erfordert und die die Verarbeitungsgeschwindigkeit der Verknüpfungseinheit
nicht verlangsamt.
[0007] Diese Aufgabe wird ausgehend von einer eine Verknüpfungseinheit in Verbindung mit
einer Übertragsvorhersageeinrichtung aufweisenden Anordnung für das Verfahren durch
die kennzeichnenden Merkmale des Patentanspruches 1 gelöst.
[0008] Das Verfahren nützt dabei die Arbeitsweise der Übertragsvorhersageeinrichtung zur
funktionellen Längeneinstellung der Verknüpfungseinheit aus, die parallel von jeder
Verknüpfungskomponente der Verknüpfungseinheit in Abhängigkeit jeweils korrespondierender
Verknüpfungsgrößen Hilfssignale bekommt und rückwirkend jede einzelne Verknüpfungskomponente
unter Berücksichtigung der Hilfssignale jeweils vorausgehender Verknüpfungskomponenten
und unter Berücksichtigung eines an der niedrigstwertigen Verknüpfungskomponente,
also am Rand der Verknüpfungseinheit, anliegenden Übertrages mit einem eigenen Übertragssignal
versorgt. Der Übertragsvorhersageeinrichtung werden an nicht zum gültigen Operandenbereich
gehörenden Stellen derart abgeänderte Hilfssignale zugeführt, die ihr unabhängig von
der Aussage der ihr ursprünglich zugedachten Hilfssignale an diesen Stellen maximalwertermitteinde
Verknüpfungskomponenten vortäuschen und die Übertragsvorhersageeinrichtung veranlassen,
einen am Übertragseingang der Verknüpfungseinheit anliegenden Übertrag bis an die
erste Stelle des gültigen Operandenbereiches und einen bei der Verknüpfung entstehenden
Übertrag an der letzten Stelle des gültigen Operandenbereichs bis an den Übertragsausgang
der Verknüpfungseinheit weiterzuleiten. Zur Kennzeichnung des gültigen und nicht gültigen
Operandenbereichs dient eine von der die Arbeitsfunktion der Verknüpfungseinheit festlegenden
Steuerinformation abgeleitete Auswahlinformation.
[0009] Zur Verknüpfung der Operanden müssen die Operanden vorher zueinander längen-und lagenangepaßt
sein. Das geschieht in einer an sich bekannten Operandenaufbereitungseinrichtung,
wobei es aufgrund des Verfahrens gemäß der Erfindung vorteilhaft ist, daß bei unterschiedlich
langen Operanden der kürzere Operand nur bis auf die Länge des längeren Operanden
durch Auffüllen mit Null anzupassen ist.
[0010] Insgesamt ergibt sich bei arithmetischen Operationen eine einfache Behandlung der
Eingangs-und Ausgangsüberträge. ohne eine aufwendige Hardware und ohne eine aufwendige
Taktsteuerung für die Hardware verwenden zu müssen. Außerdem wird die Verarbeitungsgeschwindigkeit
nicht verlangsamt.
[0011] Die zur Kennzeichnung nicht zum gültigen Operandenbereich gehörender Stellen verwendete
Auswahlinformation wird in einer vorteilhaften Weiterbildung der Erfindung auch zur
Auswahl der zur Ergebnisinformation benötigten Informations teile aus einer der Eingangsinformationen
und der Verknüpfungsinformation und zum Zusammenschalten dieser Informationsteile
zur Ergebnisinformation mittels eines das Ergebnis unmittelbar bereitstellenden einfachen
Auswahlschalters verwendet. Die dadurch nach der Verknüpfung automatisch entstehende
vollständige Ergebnisinformation in Breite des Zielregisters benötigt nur einen einzigen
Rückschreibtakt, um in das Zielregister zu gelangen. Auf diese Weise ist eine aufwendige
Taktsteuerung für partielles Rückschreiben und ein gesondertes Ergebnisaufbereitungsregister
zum Aufbereiten des Verknüpfungsergebnisses zu einer Ergebnisinformation nicht notwendig.
[0012] Die Anordnung zur Durchführung des Verfahrens weist einen in die Übertragungsstrecke
der Hilfssignale zwischen Verknüpfungseinheit und Übertragsvorhersageeinrichtung zwischengeschalteten
Steuerinformationswandler, der in Abhängigkeit von der Auswahlinformation an nicht
im gültigen Operandenbereich liegenden Stellen einfach feste logische Werte für die
Übertragsvorhersageeinrichtung erzeugt, sowie einen ebenfalls von der Auswahlinformation
gesteuerten Auswahlschalter zum Auswählen der an der Ergebnisinformation beteiligten
Informationsteile aus einer Eingangsinformation und aus der Verknüpfungsinformation
und zum Zusammenschalten dieser Informationsteile zu einer Ergebnisinformation in
Breite des Zielregisters auf.
[0013] Weitere Einzelheiten der Erfindung ergeben sich aus den übrigen Unteransprüchen.
Ein Ausführungsbeispiel sei nachfolgend anhand der Zeichnung näher erläutert.
[0014] Im einzelnen zeigt :
FIG 1 das Blockschaltbild einer Anordnung zum Verknüpfen von Operanden variabler Länge
gemäß der Erfindung und
FIG 2 ein Verknüpfungsbeispiel zur Erläuterung der Arbeitsweise der Anordnung nach
FIG 1.
[0015] FIG 1 zeigt eine Verknüpfungsanordnung VA zur Verknüpfung zweier digitorientierter
Operanden mit innerhalb der Verarbeitungsbreite der Verknüpfungsanordnung variabler
Lage und Länge. Bei dem Aüsführungsbeispiel beträgt die Verarbeitungsbreite 16 Bit,
aufgeteilt in vier Digitgruppen zu je vier Bit. Damit kann die Verknüpfungsanordnung
VA Operanden mit den Längen von einem Digit bis zu vier Digits verarbeiten, die an
beliebigen Digitgrenzen beginnen und enden können. Jedes Digit der zu verknüpfenden
Operanden stellt dabei eine Verknüpfungsgröße dar.
[0016] Im Mittelpunkt der Verknüpfungsanordnung VA steht eine an sich bekannte arithmetisch/logische
Verknüpfungseinheit ALU in Verbindung mit einer ebenfalls an sich bekannten Übertragsvorhersageeinrichtung
CLA. Die arithmetisch/logische Verknüpfungseinheit ALU ist aus mehreren Verknüpfungskomponenten
aufgebaut, die jeweils zwei korrespondierende Verknüpfungsgrößen der zu verknüpfenden
Operandeninformationen OP1 und OP2 miteinander verknüpfen. Eine Verknüpfungsgröße
kann dabei eine Bitstelle oder mehrere Bitstellen umfassen. Jede Verknüpfungskomponente
weist zwei gesonderte Steuersignalausgänge

und

, die für die Hilfssignale Carry Generate und Carry Propagate stehen, sowie einen
Übertragungseingang C
1 für die Steuerinformation Carry auf. Die Hilfssignale

werden von den Verknüpfungskomponenten gesetzt, wenn aufgrund Verknüpfungsgrößen
ein von der Verknüpfungskomponente nicht mehr verarbeitbares Ergeb nis entsteht, während
die Hilfssignale

gesetzt werden, wenn das Ergebnis dem von der Verknüpfungskomponente gerade noch
verarbeitbaren Maximalwert, ohne einen Übertrag am Übertragseingang C
i zu berücksichtigen, entspricht. Ein in diesem Fall noch hinzukommender Übertrag übersteigt
die Verarbeitungskapazität der Verknüpfungskomponente. Es gilt:

für einstellige Verknüpfungskomponenten i, und

für mehrstellige Verknüpfungskomponenten i.
[0017] Dabei bedeuten:
i Index der Verknüpfungskomponente
j, m, n Laufvariablen
∨,∧ logisches ODER, UND
∨,∧ iteratives ODER, UND
P Hilfssignal Carry Propagate
G Hilfssignal Carry Generate
[0018] Die Hilfssignale

und P; werden der Übertragsvorhersageeinrichtung über den Steuerinformationswandler
STIW zugeführt, der in FIG 1 durch den Auswahlschalter MUXA verkörpert wird. Der Auswahlschalter
MUXA wird dabei von der Auswahlinformation DIGEN gesteuert. Ist durch die Auswahlinformation
DIGEN kein eingeschränkter gültiger Operandenbereich gekennzeichnet, sind mithin sämtliche
DIGEN-Signale "1", werden die von den Verknüpfungskomponenten der Verknüpfungseinheit
ALU gelieferten Hilfssignale

und

durch den Steuerinformationswandler STIW hindurchgeschleust und direkt der Übertragsvorhersageeinrichtung
CLA zugeführt. Sind durch die Auswahlinformation DIGEN Stellen als nicht zum gültigen
Operandenbereich gehörig, also mit "0" gekennzeichnet, werden an diesen Stellen die
Hilfssignale

und

für die Übertragsvorhersageeinrichtung CLA gesperrt und stattdessen die festen logischen
Werte "0" für die Hilfssignale

und "1" für die Hilfssignale

an die Übertragsvorhersageeinrichtung CLA weitergegeben. Die Übertragsvorhersageeinrichtung
CLA generiert dann mit den von den einzelnen Verknüpfungskomponenten erhaltenen Hilfssignalen

und

und dem am Übertragseingang Co der Verknüpfungseinheit ALU anliegenden Übertrag für
jede Verknüpfungskomponente ein eigenes Übertragssignal C
i. Es gilt:




Allgemein gilt:

für einstellige Verknüpfungskomponenten i, und

für mehrstellige Verknüptungskomponenten i. i.
[0019] Extern wird der Verknüpfungseinheit ALU ein Übertrag über den Übertragseingang Co
zugeführt und über den Übertragsausgang C
4 ausgegeben. Die Einzelergebnisse der Verknüpfungskomponenten werden in der Signalgruppe
INF3 zusammengefaßt und weitergeleitet.
[0020] Weitere Bestandteile der Verknüpfungsanordnung VA sind ein der Verknüpfungseinheit
ALU nachgeschalteter Auswahlschalter MUXB und eine der Verknüpfungseinheit ALU unmittelbar
vorgeschaltete und in an sich bekannter Weise aufgebaute Operandenaufbereitungseinrichtung
OPAE. Die Operandenaufbereitungseinrichtung OPAE ist bei diesem Ausführungsbeispiel
in den Eingangszweig 2 zwischengeschaltet, sie könnte aber noch in den Eingangszweig
1 zwischengeschaltet sein. Eine weitere Alternative liegt in einer Anordnung der Operandenaufbereitungseinrichtung
OPAE außerhalb der Verknüpfungsanordnung VA.
[0021] Die Operandenaufbereitungseinrichtung OPAE führt eine Längenanpassung der als Teil
der Eingangsinformation INF1 und INF2 auftretenden zu verknüpfenden Operanden OP1
und OP2 aus, in dem sie den kürzeren der beiden Operanden auf die Breite des längeren
Operanden mit Null auffüllt. In der Operandenaufbereitungseinrichtung OPAE wird weiter,
falls erforderlich, eine gegenseitige Ausrichtung der Lagen der Operanden OP1 und
OP2 innerhalb der Eingangsinformationen INF1 und INF2 ausgeführt. Die Ausrichtung
der Lagen kann z. B. durch eine Operandenschiebeeinrichtung und die Längenanpassung
z. B. durch eine Maskeneinrichtung erfolgen.
[0022] Zur Steuerung der Operandenaufbereitungseinrichtung OPAE wird eine außerhalb der
Verknüpfungsanordnung VA erzeugte Steuerinformation ST-INF verwendet. Die nicht im
Bild dar gestellte Erzeugung der Steuerinformaiton ST-INF erfolgt aufgrund der gerade
abzuarbeitenden Mikrobefehle, in denen Lage und Länge der zu verarbeitenden Operanden
OP1 und OP2 beschrieben sind. Aus der Steuerinformation ST-INF wird die Auswahlinformation
DIGEN abgezweigt, die innerhalb der Verknüpfungsanordnung VA den Steuerinformationswandler
STIW und den Auswahlschalter MUXB steuern. Die Auswahlinformation DIGEN kennzeichnet
innerhalb der Verarbeitungsbreite jede zur Ergebnisbildung beitragende Verknüpfungsgröße
mit einem Steuersignal DIGEN = "1 ", die zusammen die zu verknüpfenden Operanden OP1
und OP2 bilden. Verknüpfungsgrößen die nicht zur Ergebnisbildung beitragen, werden
mit einem Steuersignal DIGEN = "0" gekennzeichnet.
[0023] Der der arithmetisch/logischen Verknüpfungseinheit ALU nachgeschaltete Auswahlschalter
MUXB filtert unter Verwendung der Auswahlinformation DIGEN aus der Eingangsinformation
INF1 die nicht zur Ergebnisbildung beitragenden, also die nicht zum Operanden OP1
gehörenden Informationsteile und aus dem Verknüpfungsergebnis INF3 den Ergebnisoperanden
ERGOP heraus und bildet daraus die Ergebnisinformation INF4 in Breite des Zielregisters
REGA. Die Komponenten des Auswahlschalters MUXB, die die Auswahlinformation DIGEN
= "1" " erhalten, sperren die von der Eingangsinformation INF1 ankommenden Verknüpfungsgrößen
und schalten stattdessen die entsprechenden Verknüpfungsgrößen der Ergebnisinformation
INF3, insgesamt also den Ergebnisinformation ERGOP, durch und blenden auf diese Weise
den Ergebnisoperanden ERGOP in die Eingangsinformationen INF1 ein.
[0024] Den Eingängen der Verknüpfungsanordnung VA unmittelbar vorgeschaltet sind die Eingangsregister
REGA und REGB, in denen die als Teil der Eingangsinformationen INF1 und INF2 auftretenden
zu verknüpfenden Operanden OP1 und OP2 bereitgestellt werden. Die Einzelregister REGA
und REGB können durch Mehrfachregister ersetzt werden, von denen durch einen Auswahlmechanismus
nach Bedarf jeweils ein Register ausgewählt wird. In dem Ausführungsbeispiel dient
das Eingangsregister REGA gleichzeitig als Zielregister für die von der Verknüpfungsanordnung
VA ermittelte Ergebnisinformation INF4. Es könnten aber auch das Eingangsregister
REGB oder ein anderes Register mit entsprechender Verarbeitungsbreite als Zielregister
benutzt werden.
Bezugszeichenliste
[0026] Verknüpfungsanordnung VA
[0027] Verknüpfungseinheit ALU
[0028] Übertragungsvorhersageeinrichtung CLA
[0029] Operandenaufbereitungseinrichtung OPAE
[0030] Verknüpfungsoperanden OP1, OP2
[0031] Carry-Generate-Hilfssignal G;,

[0032] Carry-Propagate-Hilfssignal P
;,

[0033] Carry-Steuerinformation C
i
[0034] Auswahlschalter A, B MUXA, MUXB
[0035] Steuerinformation ST-INF
[0036] Auswahlinformation DIGEN
[0037] ALU-Übertragseingang Co
[0038] ALU-Übertragsausgang C
4, Cs
[0039] Eingangsinformationen INF1, INF2
[0040] Verknüpfungsergebnis INF3
[0041] Ergebnisinformation INF4
[0042] Ergebnisoperand ERGOP
[0043] Register A, B REGA, REGB
1. Verfahren zur Verknüpfung von Operanden (OP1, OP2) variabler Länge in Datenverarbeitungsanlagen
durch eine arithmetisch/logische Verknüpfungseinheit (ALU) vorgegebener Arbeitsbreite
in Verbindung mit einer Operandenaufbereitungseinrichtung (OPAE) für die die Operanden
enthaltenden bereitsgestellten Eingangsinformation (INF1, INF2) und einer Übertragsvorhersageeinrichtung
(CLA), wobei je Bitstelle (A
0/B
0 bis A
i/B
i) bzw. je Bitstellengruppe (

/

bis

/

) der beiden Operanden (OP1, OP2) Hilfssignalle

bzw.

gebildet werden, aus denen die Eingangsüberträge (C
i+1 bzw.

) für die jeweils nächsthöhere Bitstelle oder Bitstellengruppe entsprechend

abgeleitet werden, dadurch gekennzeichnet, daß bei Verarbeitung von gegenüber der
Verarbeitungsbreite der arithmetisch/logischen Verknüpfungseinheit (ALU) kürzeren
Operanden (OP1, OP2) der jeweils kürzere Operand (z. B. OP2) auf die Länge des anderen
Operanden (OP1) mit Null aufgefüllt und auf den anderen ausgerichtet wird, und daß
die von den die einzelnen Verknüpfungsgrößen (z. B. Bits oder Digits zu je vier Bits)
der Operanden bildenden Bitstellen (A
i/B
i) bzw. Bitstellengruppen (

/

) gelieferten Hilfssignale (P
i und G
i bzw.

und

) der nicht im gültigen Operandenbereich liegenden Verknüpfungsgrößen der beiden
Eingangsinformation (INF1, INF2) jeweils feste logische Werte entsprechend P
i bzw.

= 1 und G bzw.

= 0 zugeordnet werden, die dann der Übertragsvorhersage durch die Übertragsvorhersageeinrichtung
(CLA) zugrundegelegt werden.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß die Hilfssignale (P
i und G bzw.

und

) jeweils von der arithmetisch/logischen Verknüpfungseinheit (ALU) geliefert werden.
3. Verfahren nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß nach jeder Verknüpfung zweier Operanden (OP1 und OP2)
durch die arithmetisch/logische Verknüpfungseinheit (ALU) der dem längsten der beiden
Operanden (z. B. OP1) entsprechende Ergebnisoperand (ERGOP) aus der Verknüpfungsinformation
(INF3) der Verknüpfungseinheit (ALU) ausgeblendet und die freibleibenden Ergebnisteile
durch die an der Verknüpfung nicht beteiligten Informationsteile der den bestimmenden
Operanden (OP1) enthaltenen Eingangsinformation (INF1) ersetzt werden, bevor die so
gebildete Ergebnisinformation (INF4) in ein Zielregister übertragen wird.
4. Verfahren nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet, daß die Auswahlinformation (DIGEN) für die Bestimmung der
mit festen Werten zu versehenen Hilfssignale (P
i und G
i bzw.

und

) und für die Auswahl der auf den Ergebnisoperanden (ERGOP) bezogenen Informationsteile
von der die Arbeitsfunktion der Verknüpfungseinheit (ALU) festlegenden Steuerinformation
(ST-INF) abgeleitet wird.
5. Anordnung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 4, bestehend
aus zwei Registern (REGA, REGB) für die Aufnahme der die beiden Operanden (OP1 und
OP2) enthaltenden Eingangsinformationen (INF1, INF2) einer Operandenaufbereitungseinrichtung
(OPAE), Einrichtungen zur Erzeugung der Hilfssignale (P
i und G
i bzw.

und

) für die die einzelnen Verknüpfungsgrößern der Operanden (OP1, OP2) bildenden Bitstellen
(A
0/B
0 bis A
i/B
i) bzw. Bitstellen
gru
ppen (

/

bis

/

) in Verbindung mit einer Übertragsvorhersageeinrichtung (CLA),
dadurch gekennzeichnet, daß in der Operandenaufbereitungseinrichtung (OPAE) durch
die Längen-und Lageangaben der jeweiligen Steuerinformation (ST-INF) steuerbare Einrichtungen
zur bündigen Ausrichtung der kürzeren Operanden (z. B. OP2) auf den längeren Operanden
(OP1) und zur Auffüllung der freien Verknüpfungsgrößen des kürzeren Operanden (OP2)
mit Null auf die Breite des längeren Operanden (OP1) vorgesehen sind und daß zwischen
den die Hilfssignale (P
i und G
i bzw.

und

) liefernden Einrichtungen und der Übertragsvorhersageeinrichtung (CLA) ein Steuerinformationswandler
(STIW) vorgesehen ist, der abhängig von einer die an der jeweiligen Verknüpfung durch
die arithmetisch/logische Verknüpfungseinheit (ALU) beteiligten Verknüpfungsgrößen
der beiden Operanden (OP1, OP2) festlegenden und aus der Steuerinformation (ST-INF)
ableitbaren Auswahlinformation (DIGEN) steuerbar ist.
6. Anordnung nach Anspruch 5,
dadurch gekennzeichnet, daß die Einrichtungen zur Erzeugung der Hilfssignale (P
i und G
ibzw.

und

) Bestandteil der Verknüpfungseinheit (ALU) sind.
7. Anordnung nach Anspruch 5 oder 6,
dadurch gekennzeichnet, daß der Steuerinformationswandler (STIW) je Verknüpfungsgröße
aus einem Auswahlschalter (MUXAO-MUXA31) mit jeweils zwei Informationseingängen besteht,
von denen der eine Informationseingang mit den Hilfssignalen (Pj/Gi bzw. P*i /G*i) beaufschlagbar ist, während der andere Informationseingang mit den die festen logischen
Werte (1/0) liefernden Festwertsignalen beschaltet ist, so daß abhängig von der Auswahlinformation
(DIGEN) wahlweise die Hilfssignale oder die Festwertsignale zum Ausgang durchschaltbar
sind.
8. Anordnung nach einem der Ansprüche 5 bis 7,
dadurch gekennzeichnet, daß am Ausgang der arithmetisch/logischen Verknüpfungseinheit
(ALU) je Verknüpfungsgröße ein Auswahlschalter (MUXBO bis MUXB31) vorgesehen ist,
von denen der eine Informationseingang mit dem korrespondierenden Ausgang der Verknüpfungseinheit
(ALU) verbunden ist, während der andere Informationseingang mit dem korrespondierenden
Ausgang des den Operanden liefernden Registers (z. B. REGA) verbunden ist, so daß
abhängig von der Auswahlinformation (DIGEN) der eine oder andere Informationseingang
zum Ausgang durchschaltbar ist und alle Auswahlschalter (MUXBO bis MUXB31) gleichzeitig
die jeweilige Ergebnisinformation (INF4) für die Übertragung in das Zielregister liefern.
9. Anordnung nach einem der Ansprüche 5 bis 8,
dadurch gekennzeichnet, daß die Auswahlinformation (DIGEN) je Verknüpfungsgröße der
Verknüpfungseinheit (ALU) aus einem Steuerbit besteht.
10. Anordnung nach einem der Ansprüche 5 bis 9,
dadurch gekennzeichnet, daß die Verknüpfungseinheit (ALU) aus den Verknüpfungsgrößen
(z.B. Digits zu je vier Bits) der Operanden (OP1, OP2) entsprechenden Modulen zusammengesetzt
ist.