Miroir de courant à tension de sortie élevée

Description

[0001] La présente invention a pour objet un miroir de courant comportant une première branche pour recevoir un courant à recopier, ladite première branche comportant le trajet de courant principal d'un premier transistor d'un premier type, ainsi qu'une deuxième branche pour délivrer un courant de sortie recopiant le courant d'entrée, ladite deuxième branche comportant le trajet de courant principal d'un deuxième transistor, du premier type, les bases du premier et du deuxième transistor étant interconnectées, un troisième transistor du premier type ayant sa base et son émetteur connectés respectivement au collecteur et à la base du premier transistor, et ayant son collecteur connecté à une borne d'un miroir de courant auxiliaire.

[0002] Un miroir de courant du type précité est connu (eg., IBM Technical Disclosure Bulletin, vol.22, no.11, avril 1980) en tant que miroir de courant du type WIDLAR, dans lequel le collecteur du troisième transistor est connecté à une source de tension d'alimentation.

[0003] Dans ce type de montage, la valeur de la tension de sortie est limitée à environ B_VCEO, valeur au delà de laquelle le deuxième transistor fonctionne en régime d'avalanche.

[0004] L'invention a pour objet un miroir de courant dans lequel la tension de sortie peut atteindre des valeurs nettement plus élevées.

[0005] Dans ce but, il est caractérisé en ce que la deuxième branche comporte, en série avec le trajet de courant principal du deuxième transistor, le trajet de courant principal d'un quatrième transistor, le miroir de courant auxiliaire étant agencé pour injecter dans la base du quatrième transistor un premier courant d'injection dont la valeur est égale à la moitié du courant circulant dans le collecteur du troisième transistor.

[0006] Le miroir de courant auxiliaire peut, selon un mode de réalisation préféré, comporter un cinquième transistor multi-collecteurs d'un deuxième type opposé au premier, présentant un premier collecteur pour délivrer ledit premier courant d'injection et un deuxième collecteur, par exemple constitué par deux portions de collecteur interconnectées et de même surface que le premier collecteur, ledit deuxième collecteur étant connecté à la base du cinquième transistor et au collecteur du troisième transistor.

[0007] Selon un premier mode de réalisation, le miroir de courant délivre un deuxième courant d'injection de même intensité que le premier et s'ajoutant dans la première branche audit courant d'entrée. Le deuxième courant d'injection peut être délivré par un troisième collecteur du cinquième transistor.

[0008] Selon un deuxième mode de réalisation préféré permettant d'atténuer l'incidence de l'effet Early du deuxième transistor, la première branche comporte, entre l'émetteur du premier transistor et le pôle de mode commun, le trajet de courant principal d'un sixième transistor du premier type dont le collecteur est connecté à l'émetteur du premier transistor et l'émetteur, au pôle de mode commun, et la branche de sortie comporte une diode en direct dont une électrode est connectée au pôle de mode commun. La diode peut être par exemple un septième transistor du premier type monté en diode dont la base et le collecteur sont court-circuités et connectés à la base du sixième transistor et à l'émetteur du deuxième transistor, l'émetteur du septième transistor étant connecté au pôle de mode commun.

[0009] Le miroir de courant auxiliaire peut avantageusement délivrer, par exemple grâce à un quatrième collecteur du cinquième transistor, un troisième courant d'injection de même intensité que le premier et s'ajoutant dans la deuxième branche au courant délivré par le trajet de courant principal du quatrième transistor.

[0010] Selon un troisième mode de réalisation permettant d'atteindre des tensions plus élevées que dans les deux cas précédents, la deuxième branche comporte, entre le collecteur du quatrième transistor et le point où le courant de sortie est délivré, le trajet de courant principal d'un huitième transistor du premier type, le miroir de courant auxiliaire étant agencé pour injecter dans la base du huitième transistor un quatrième courant d'injection de même intensité que le premier, par exemple grâce à un cinquième collecteur du cinquième transistor. Le cinquième transistor peut également présenter un sixième collecteur délivrant un cinquième courant d'injection de même intensité que le courant de collecteur du troisième transistor et s'ajoutant dans la première branche audit courant d'entrée.

[0011] L'invention sera mieux comprise à la lecture de la description qui va suivre donnée à titre d'exemple non limitatif, en liaison avec les figures qui représentent :

• la figure 1a un miroir de courant connu du type WIDLAR
• la figure 1b un miroir de courant connu du type WILSON
• la figure 2 un miroir de courant selon un premier mode de réalisation de l'invention
• la figure 3 un miroir de courant selon un mode de réalisation préféré de l'invention, limitant l'influence de l'effet Early
• et la figure 4 un troisième mode de réalisation de l'invention présentant une tension de sortie particulièrement élevée.

[0012] Selon la figure 1a, un miroir de courant du type WIDLAR présente une branche d'entrée recevant un courant d'entrée I_E et comportant le trajet de courant principal d'un transistor T₁ et une branche de sortie traversée par un courant de sortie Is et comportant le trajet de courant principal d'un transistor T₂. Les bases des transistors T₁ et T₂ sont interconnectées. Un transistor T₃ a sa base connectée au point d'amenée du courant I_E et son trajet de courant principal s'étend entre une source de tension d'alimentation U et les bases des transistors T₁ et T₂. Les transistors T₁ T₂ et T₃ sont ici du type npn, les émetteurs de T₁ et T₂ étant connectés au pôle de mode commun, et celui de T₃ aux bases de T₁ et T₂. Le courant de base du transistor T₃ pouvant être considéré comme négligeable, le courant de sortie Is est égal au courant d'entrée I_E.

[0013] Selon la figure 1b, un miroir de courant de type WILSON présente une branche d'entrée recevant un courant d'entrée I_E et comportant le trajet de courant principal d'un transistor T′₁, et une branche de sortie traversée par un courant de sortie I_s et comportant le trajet de courant principal d'un transistor T′₂.

[0014] La première branche comporte en outre, en série avec le trajet de courant principal du transistor T′₁, et en direct, une diode D₁, représentée ici sous la forme d'un transistor npn dont la base et le collecteur sont court-circuités et connectés à la base du transistor T′₂, et dont l'émetteur est connecté au collecteur du transistor T′₁ dont l'émetteur est connecté au pôle de mode commun.

[0015] La deuxième branche comporte en outre, en série avec le trajet de courant principal du transistor T′₂, et en direct, une diode D₂, représentée ici sous la forme d'un transistor npn dont la base et le collecteur sont court-circuités et connectés à la base du transistor T′₁ et à l'émetteur du transistor T′₂, et dont l'émetteur est connecté au pôle de mode commun.

[0016] Soient I_B1 et I_B2 les courants de base respectivement des transistors T′₁ et T′₂.

[0017] Le courant arrivant au collecteur de T′₁ a pour valeur I_E-I_b2 et donc le courant circulant dans l'émetteur de T′₁ a pour valeur

Ce dernier courant, du fait de l'interconnection entre la base du transistor T′₁ et l'anode de la diode D₂, est le même que celui qui traverse la diode D₂ si on suppose que cette diode est réalisée à partir d'un transistor de mêmes dimensions que le transistor T₁′.

[0018] Le courant qui traverse l'émetteur du transistor T′₂ a donc pour valeur

d'où :





Par contre, la tension de sortie maximale qui peut être obtenue au collecteur du transistor T₂ (fig. 1a) ou T′₂ (fig. 1b) est limitée par la structure de la branche de sortie à une valeur de l'ordre de B_VCEO + V_BE, car lorsque la tension collecteur-émetteur de T₂ atteint la valeur B_VCEO, tension d'avalanche collecteur-émetteur, le fonctionnement n'est plus linéaire, et Is ne recopie plus I_E que de manière approximative.

[0019] Or, il est souhaité dans certaines applications que la précision de recopie soit de l'ordre de quelques %, ce qui implique de reconsidérer le montage.

[0020] L'idée de base de l'invention consiste à associer en série dans la branche de sortie les deux trajets de courant principal de deux transistors, de manière à permettre d'obtenir en sortie une tension bien supérieure, par exemple de l'ordre de 2 BVCEO, tout en conservant la précision de recopie du courant d'entrée I_E.

[0021] Selon la figure 2, la branche d'entrée recevant le courant d'entrée I_E comporte le trajet de courant principal d'un transistor T₁ dont l'émetteur est connecté au pôle de mode commun.

[0022] La branche de sortie, délivrant le courant Is comporte en série les trajets de courant principal de transistors T₂ et T₄, l'émetteur de T₄ étant connecté au collecteur de T₂ et l'émetteur de T₂, au pôle de mode commun. De plus, les bases des transistors T₁ et T₂ sont connectées entre elles, ce qui fait que ces deux transistors présentent le même courant d'émetteur.

[0023] L'égalité des courants dans les deux branches est obtenue en injectant des courants de même intensité I_B dans la base du transistor T₄ ainsi que dans la première branche, ce dernier courant venant s'ajouter au courant d'entrée I_E.

[0024] Selon l'exemple de réalisation de la figure 2, ces courants sont produits par un transistor multi-collecteurs T₅ présentant quatre sorties de collecteur. Deux de ces sorties sont utilisées l'une pour injecter un courant d'intensité I_B dans la branche d'entrée, de manière que celui-ci vienne s'additionner au courant d'entrée I_E (ce qui permet de réaliser une compensation exacte) et l'autre pour injecter un courant d'intensité I_B dans la base du transistor T₄. Les deux autres sorties sont connectées entre elles et avec la base du transistor T₅, et le courant d'intensité 2 I_B qui y circule est divisé par deux à chacun des collecteurs précités, le transistor T₅ constituant un miroir de courant auxiliaire. Ce courant 2I_B est le courant de collecteur d'un transistor T₃ dont l'émetteur est connecté à la base des transistors T₁ et T₂, et la base au collecteur du transistor T₁. L'émetteur du transistor T₅ reçoit une tension d'alimentation U.

[0025] Comme les transistors T₁ et T₂ ont pratiquement le même courant de collecteur, le fait que leur courant de base I_B soit le même a pour conséquence qu'ils ont pratiquement la même tension collecteur-émetteur.

[0026] Soit Vs la tension de sortie prise sur le collecteur du transistor T₄ (point S). La tension V_A au point A (collecteur de T₂) vaut alors pratiquement ½ Vs.

[0027] Ce partage de la tension de sortie entre les deux transistors T₂ et T₃ permet approximativement de doubler la tension de sortie maximale par rapport à un miroir simple. On peut distinguer deux zones de fonctionnement.

1)

V_BE désignant une tension base-émetteur d'un transistor (environ 0,7V). On choisit U <B_VCEO
On a


soit V_A < B_VCEO
   Dans cette zone, à la fois T₂ et T₄ travaillent dans leur zone linéaire. On notera que, V_A variant, il existe une certaine sensibilité à l'effet Early du transistor T₂.

2)


   Le transistor T₅ se sature et V_A se fixe à U - V_BE.

[0028] Un courant I_B peut remonter la jonction collecteur-base du transistor T₄ qui commence alors à travailler dans la zone BV_CB. On a alors :





Ce courant I_B croît à mesure que V_S croît. La valeur limite de Vs est U + BV_CBO ou le BV_CS du transistor T₄.

Exemple :

[0029] BV_CEO = 27V BV_CBO = 67 V BV_CS = 80V
I_E = 100µA
U = 25 V; des résistances de 1kΩ sont disposées dans les émetteurs de T₁ et T₂.

[0030] Selon la figure 3, les transistors T₁...T₅ sont arrangés de la même façon que dans la figure 2, à l'exception de la suppression du collecteur du transistor T₅ injectant un courant dans la branche d'entrée.

[0031] La branche d'entrée comporte, entre l'émetteur du transistor T₁ et le pôle de mode commun, le trajet de courant principal d'un transistor T₆ dont le collecteur est connecté à l'émetteur du transistor T₁, et l'émetteur, au pôle de mode commun.

[0032] La branche de sortie comporte un transistor T₇ monté en diode, sa base et sont collecteur étant court-circuités et connectés à la base du transistor T₆ et à l'émetteur du transistor T₂. L'émetteur des transistor T₇ est connecté au pôle du mode commun.
soit :

(égalité des courants dans les transistors T₆ et T₇) avec Vs≧ 2 V_BE ≈1,5V
   Par contre, la sensibilité à l'effet Early est moins importante

Exemple :

[0033] Avec U = 25V, I_E = 100µA
BV_CEO, BV_CBO, B_VCS : mêmes valeurs quue précédemment.

[0034] La précision est excellente de 1,5V à 50V et se dégrade rapidement ensuite.

[0035] Selon la figure 4, la branche de sortie présente en série à partir du point S qui délivre le courant de sortie Is les trajets de courant principal de transistors successivement T₈, T₄ et T₂. Pour la clarté du dessin, le transistor T₅ est représenté comme deux transistors T₅₁ et T₅₂ aux bases interconnectées et dont les émetteurs sont connectés à la source de tension d'alimentation U. Le transistor T₅₁ présente deux collecteurs connectés à la base respectivement des transistors T₈ et T₄. Le transistor T₅₂ présente quatre collecteurs de même surface interconnectés deux par deux (ou deux collecteurs de surface double de ceux du transistor T₅₁). Deux de ces collecteurs interconnectés sont connectés au point de la branche d'entrée recevant le courant I_E de manière à ce que leur courants'ajoute à celui-ci. Les deux autres collecteurs interconnectés sont connectés à la base du transistor T₅₂ et au collecteur du transistor T₃, éventuellement à travers une diode Zener en inverse dont la tension de Zener est préférablement supérieure à U-BV_CEO(T₃), de manière à limiter les risques de claquage. Dans la base des transistors T₁ et T₂, circule un courant I_B, et donc, en négligeant le courant de base du transistor T₃, un courant 2I_B dans le collecteur de ce dernier. Les transistors T₅₁ et T₅₂, formant un miroir de courant analogue à celui du transistor T₅, délivre un courant 2I_B à la branche d'entrée, et un courant I_B à la base de chacun des transistors T₈ et T₄. Un courant I_E + 3I_B circule dans les émetteurs de T₁ et T₂, un courant I_B + 2I_B dans l'émetteur de T₄, un courant I_E + I_B dans l'émetteur de T₈, et Is recopie donc le courant d'entrée I_E.

[0036] En choisissant U = 2BV_CEO, V_s peut atteindre approximativement 3 BV_CEO, à savoir environ 80V en reprenant les valeurs des exemples précédents.

Revendications

1. Miroir de courant comportant une première branche pour recevoir un courant d'entrée (IE) à recopier, ladite première branche comportant le trajet de courant principal d'un premier transistor (T1) d'un premier type de conduction, ainsi qu'une deuxième branche pour délivrer un courant de sortie (IS) recopiant le courant d'entrée, ladite deuxième branche comportant le trajet de courant principal d'un deuxième transistor (T2) du premier type, les bases du premier et deuxième transistors (T1,T2) étant interconnectées, un troisième transistor (T3) du premier type ayant sa base et son émetteur connectés respectivement au collecteur et à la base du premier transistor (T1), et ayant son collecteur connecté à une borne d'un miroir de courant auxiliaire caractérisé en ce que la deuxième branche comporte,en série avec le trajet de courant principal du deuxième transistor (T₂), le trajet de courant principal d'un quatrième transistor (T₄), du premier type, le miroir de courant auxiliaire étant agencé pour injecter dans la base du quatrième transistor (T₄) un premier courant d'injection dont la valeur est égale à la moitié du courant circulant dans le collecteur du troisième transistor (T₃).

2. Miroir de courant selon la revendication 1 caractérisé en ce que le miroir de courant auxiliaire comporte un cinquième transistor (T₅) d'un deuxième type opposé au premier, présentant un premier collecteur pour délivrer ledit premier courant d'injection et un deuxième collecteur connecté à la base du cinquième transistor (T₅) et au collecteur du troisième transistor (T₃).

3. Miroir de courant selon la revendication 2 caractérisé en ce que le deuxième collecteur est constitué de deux portions de collecteurs interconnectées et de même surface que le premier collecteur.

4. Miroir de courant selon une des revendications 1 à 3 caractérisé en ce que le miroir de courant est agencé pour délivrer un deuxième courant d'injection de même intensité que le premier et s'ajoutant dans la première branche audit courant d'entrée (I_E).

5. Miroir de courant selon la revendication 4 en combinaison avec une des revendications 2 ou 3 caractérisé en ce que le cinquième transistor (T₅) présente un troisième collecteur pour délivrer le deuxième courant d'injection.

6. Miroir de courant selon une des revendications 1 à 3 caractérisé en ce que la première branche comporte, entre l'émetteur du premier transistor (T₁) et le pôle de mode commun, le trajet de courant principal d'un sixième transistor (T₆) du premier type dont le collecteur est connecté à l'émetteur du premier transistor (T₁), et l'émetteur, au pôle de mode commun, en ce que la deuxième branche de sortie comporte une diode en direct dont une électrode est connectée au pôle de mode commun et l'autre électrode à l'émetteur du deuxième transistor (T₂) et à la base du sixième transistor (T₆).

7. Miroir de courant selon la revendication 6 caractérisé en ce que ladite diode est un septième transistor (T₇) du premier type dont la base et le collecteur sont court-circuités et connectés à la base du sixième transistor (T₆) et à l'émetteur du deuxième transistor (T₂), l'émetteur du septième transistor (T₇) étant connecté au pôle de mode commun.

8. Miroir de courant selon la revendication 6 ou 7 caractérisé en ce que le miroir de courant auxiliaire est agencé pour délivrer un troisième courant d'injection de même intensité que le premier et s'ajoutant dans la deuxième branche au courant délivré par le trajet de courant principal du quatrième transistor (T₄).

9. Miroir de courant selon la revendication 8 en combinaison avec une des revendications 2 ou 3 caractérisé en ce que le cinquième transistor présente un quatrième collecteur pour délivrer le troisième courant d'injection.

10. Miroir de courant selon une des revendications 1 à 3 caractérisé en ce que la deuxième branche comporte, entre le collecteur du quatrième transistor (T₄) et le point (S) formant sortie pour délivrer le courant de sortie (Is), le trajet de courant principal d'un huitième transistor (T₈) du premier type, et en ce que le miroir de courant auxiliaire est agencé pour injecter dans la base du huitième transistor un quatrième courant d'injection de même intensité que le premier.

11. Miroir de courant selon la revendication 10 caractérisé en ce que le miroir de courant est agencé pour délivrer un cinquième courant d'injection de même intensité que le courant de collecteur du troisième transistor (T₃) et s'ajoutant dans la première branche audit courant d'entrée (I_E).

12. Miroir de courant selon la revendication 10 en combinaison avec une des revendications 2 ou 3 caractérisé en ce que le cinquième transistor présente un cinquième collecteur pour délivrer le quatrième courant d'injection.

13. Miroir de courant selon les revendications 11 et 12, caractérisé en ce que le cinquième transistor (T₅) présente un sixième collecteur pour délivrer le cinquième courant d'injection.

14. Miroir de courant selon la revendication 13 caractérisé en ce que le sixième collecteur comporte deux portions de collecteur interconnectées et de même surface que le cinquième collecteur.

15. Miroir de courant selon une des revendications 10 à 14 caractérisé en ce qu'il comporte une diode Zener (Z) en inverse disposée dans le collecteur du troisième transistor (T₃), ladite diode Zener (Z) ayant une tension Zener au moins égale à la tension d'alimentation U diminuée de la tension d'avalanche BV_CEO d'un transistor.

Claims

1. A current mirror comprising a first branch for receiving an input current (I_E) to be reproduced, which first branch comprises the main current path of a first transistor (T₁) of a first conductivity type, and a second branch for supplying an output current (I_S) which is a replica of the input current, which second branch comprises the main current path of a second transistor (T₂) of the first type, the bases of the first and the second transistor (T₁,T₂) being interconnected, a third transistor (T₃) of the first type having its base and emitter connected respectively to the collector and the base of the first transistor (T₁), and having its collector connected to a terminal of an auxiliary current mirror, characterised in that the second branch comprises the main current path of a fourth transistor (T₄) of the first type in series with the main current path of the second transistor (T₂), the auxiliary current mirror being adapted to inject into the base of the fourth transistor (T₄) a first injection current equal to half the current flowing in the collector of the third transistor (T₃).

2. A current mirror as claimed in Claim 1, characterised in that the auxiliary current mirror comprises a fifth transistor (T₅) of a second type opposite to the first type, having a first collector for supplying said first injection current and a second collector connected to the base of the fifth transistor (T₅) and to the collector of the third transistor (T₃).

3. A current mirror as claimed in Claim 2, characterised in that the second collector is constituted by two interconnected collector portions of the same surface area as the first collector.

4. A current mirror as claimed in any one of the Claims 1 to 3, characterised in that the current mirror is adapted to supply a second injection current of the same value as the first injection current, which second injection current is added to said input current (I_E) in the first branch.

5. A current mirror as claimed in Claim 4, when appendant to Claim 2 or 3, characterised in that the fifth transistor (T₅) has a third collector for supplying the second injection current.

6. A current mirror as claimed in any one of the Claims 1 to 3, characterised in that the first branch comprises the main current path of a sixth transistor (T₆) of the first type between the emitter of the first transistor (T₁) and the common-mode terminal, which sixth transistor has its collector connected to the emitter of the first transistor (T₁) and its emitter to the common-mode terminal, and in that the second output branch comprises a diode poled in the forward direction, which diode has one electrode connected to the common-mode terminal and its other electrode to the emitter of the second transistor (T₂) and to the base of the sixth transistor (T₆).

7. A current mirror as claimed in Claim 6, characterised in that said diode is a seventh transistor (T₇) of the first type, having its base and collector short-circuited and connected to the base of the sixth transistor (T₆) and to the emitter of the second transistor (T₂), the emitter of the seventh transistor (T₇) being connected to the common-mode terminal.

8. A current mirror as claimed in Claim 6 or 7, characterised in that the auxiliary current mirror is adapted to supply a third injection current which has the same value as the first one and which in the second branch is added to the current supplied by the main-current path of the fourth transistor (T₄).

9. A current mirror as claimed in Claim 8, when appendant to Claim 2 or 3, characterised in that the fifth transistor has a fourth collector for supplying said third injection current.

10. A current mirror as claimed in any one of the Claims 1 to 3, characterised in that said second branch comprises the main current path of an eighth transistor (T₈) of the first type between the collector of the fourth transistor (T₄) and the point (S) for supplying the output current (Is), and in that the auxiliary current mirror is adapted to inject a fourth injection current of the same value as the first injection current into the base of the eighth transistor.

11. A current mirror as claimed in Claim 10, characterised in that the current mirror is adapted to supply a fifth injection current of the same value as the collector current of the third transistor (T₃), which fifth injection current is added to said input current (I_E) in the first branch.

12. A current mirror as claimed in Claim 10, when appendant to Claim 2 or 3, characterised in that the fifth transistor (T5) has a fifth collector for supplying the fourth injection current.

13. A current mirror as claimed in Claims 11 and 12, characterised in that the fifth transistor (T₅) has a sixth collector for supplying the fifth injection current.

14. A current mirror as claimed in Claim 13, characterised in that the sixth collector comprises two interconnected collector portions having the same surface area as the fifth collector.

15. A current mirror as claimed in any one of the Claims 10 to 14, characterised in that it comprises a Zener diode (Z) which is poled in the reverse direction and which is arranged in the collector of the third transistor (T₃), said Zener diode (Z) having a Zener voltage which is at least equal to the supply voltage U minus the avalanche voltage BV_CEO of a transistor.

Ansprüche

1. Stromspiegel mit einem ersten Abzweig zum Empfangen eines umzuschreibenden Eingangsstroms (I_E), wobei dieser erste Abzweig den Hauptstromweg eines ersten Transistors (T₁) von einem ersten Leitfähigkeitstyp enthält, sowie mit einem zweiten Abzweig zum Ausgeben eines den Eingangsstrom umschreibenden Ausgangsstroms (I_S), wobei dieser zweite Abzweig den Hauptstromweg eines zweiten Transistors (T₂) vom ersten Leitfähigkeitstyp enthält, die Basen des ersten und des zweiten Transistors (T₁,T₂) miteinander verbunden sind, ein dritter Transistor (T₃) vom ersten Leitfähigkeitstyp mit seiner Basis und seinem Emitter an den Kollektor bzw. an die Basis des ersten Transistors (T₁) angeschlossen ist, und mit seinem Kollektor an eine Klemme eines Hilfsstromspiegels angeschlossen ist, dadurch gekennzeichnet, daß der zweite Abzweig in Reihenschaltung mit dem Hauptstromweg des zweiten Transistors (T₂) den Hauptstromweg eines vierten Transistors (T₄) vom ersten Leitfähigkeitstyp enthält, wobei der Hilfsstromspiegel zum Einspeisen eines ersten Injektionsstroms in die Basis des vierten Transistors (T₄) aktiviert wird, und der Wert des Injektionsstroms gleich der Hälfte des im Kollektor des dritten Transistors (T₃) umlaufenden Stroms ist.

2. Stromspiegel nach Anspruch 1,
dadurch gekennzeichnet, daß der Hilfsstromspiegel einen fünften Transistor (T₅) von einem dem ersten Leifähigkeitstyp entgegengesetzten Typ mit einem erster Kollektor zum Ausgeben des ersten Injektionsstroms und mit einem zweiten Kollektor in Verbindung mit der Basis des fünften Transistors (T₅) sowie in Verbindung mit dem Kollektor des dritten Transistors (T₃) enthält.

3. Stromspiegel nach Anspruch 2,
dadurch gekennzeichnet, daß der zweite Kollektor aus miteinander verbundenen Kollektorteilen und auf derselben Oberfläche wie der des ersten Kollektors zusammengesetzt ist.

4. Stromspiegel nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Stromspiegel zum Ausgeben eines zweiten Injektionsstroms von derselben Stärke wie der des ersten aktiviert wird, der sich im ersten Abzweig zum Eingangsstrom (I_E) fügt.

5. Stromspiegel nach Anspruch 4 in der Kombination mit einem der Ansprüche 2 oder 3,
dadurch gekennzeichnet, daß der fünfte Transistor (T₅) einen dritten Kollektor zum Ausgeben des zweiten Injektionsstroms besitzt.

6. Stromspiegel nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der erste Abzweig zwischen dem Emitter des ersten Transistors (T₁) und dem gemeinsamen Betriebsanschluß den Hauptstromweg eines sechsten Transistors (T₆) vom ersten Leitfähigkeitstyp enthält, dessen Kollektor mit dem Emitter des ersten Transistors (T₁) und dessen Emitter mit dem gemeinsamen Betriebsanschluß verbunden sind, daß der zweite Ausgangsabzweig eine in Durchlaßrichtung angebrachte Diode umfaßt, deren eine Elektrode mit dem gemeinsamen Betriebsanschluß und deren andere Elektrode mit dem Emitter des zweiten Transistors (T₂) sowie mit der Basis des sechsten Transistors (T₆) verbunden sind.

7. Stromspiegel nach Anspruch 6,
dadurch gekennzeichnet, daß die Diode ein siebter Transistor (T₇) vom ersten Leitfähigkeitstyp ist, dessen Basis und Kollektor kurzgeschlossen und mit der Basis des sechsten Transistors (T₆) sowie mit dem Emitter des zweiten Transistors (T₂) verbunden sind, wobei der Emitter des siebten Transistors (T₇) mit dem gemeinsamen Betriebsanschluß verbunden ist.

8. Stromspiegel nach Anspruch 6 oder 7,
dadurch gekennzeichnet, daß der Hilfsstromspiegel zum Ausgeben eines dritten Injektionsstroms von derselben Stärke wie der des ersten aktiviert wird, der sich im zweiten Abzweig zu dem vom Hauptstromweg des vierten Transistors (T₄) gelieferten Strom fügt.

9. Stromspiegel nach Anspruch 8 in der Kombination mit einem der Ansprüche 2 oder 3,
dadurch gekennzeichnet, daß der fünfte Transistor einen vierten Kollektor zum Ausgeben des dritten Injektionsstroms besitzt.

10. Stromspiegel nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der zweite Abzweig zwischen dem Kollektor des vierten Transistors (T₄) und dem Punkt (S) als Ausgang zum Ausgeben des Ausgangsstroms (Is) den Hauptstromweg eines achten Transistors (T₈) vom ersten Leitfähigkeitstyp enthält, und daß der Hilfsstromspiegel zum Einspeisen eines vierten Injektionsstroms von derselben Stärke wie der des ersten in die Basis des achten Transistors aktiviert wird.

11. Stromspiegel nach Anspruch 10,
dadurch gekennzeichnet, daß der Stromspiegel zum Ausgeben eines fünften Injektionsstroms von derselben Stärke wie der Kollektorstrom des dritten Transistors (T₃) aktiviert wird, der sich im ersten Abzweig zu dem Eingangsstroms (I_E) fügt.

12. Stromspiegel nach Anspruch 10 in der Kombination mit einem der Ansprüche 2 oder 3,
dadurch gekennzeichnet, daß der fünfte Transistor einen fünften Kollektor zum Ausgeben des vierten Injektionsstroms besitzt.

13. Stromspiegel nach den Ansprüchen 11 und 12,
dadurch gekennzeichnet, daß der fünfte Transistor (T₅) einen sechsten Kollektor zum Ausgeben des fünften Injektionsstroms besitzt.

14. Stromspiegel nach Anspruch 13,
dadurch gekennzeichnet, daß der sechste Kollektor zwei miteinander verbundene Kollektorteile und auf derselben Oberfläche wie der des fünften Kollektors enthält.

15. Stromspiegel nach einem der Ansprüche 10 bis 14, dadurch gekennzeichnet, daß er eine Zenerdiode (Z) in der invertierten Durchlaßrichtung im Kollektor des dritten Transistors (T₃) enthält, die eine Zenerspannung wenigstens gleich der Speisespannung U weniger der Lawinenspannung BV_CEO eines Transistors führt.

Dessins