

⑫

DEMANDE DE BREVET EUROPEEN

⑳ Numéro de dépôt: **89420084.9**

⑤① Int. Cl.⁴: **G 05 F 3/24**

㉔ Date de dépôt: **08.03.89**

③① Priorité: **09.03.88 FR 8803751**

④③ Date de publication de la demande:
13.09.89 Bulletin 89/37

⑧④ Etats contractants désignés: **DE FR GB IT NL**

⑦① Demandeur: **SGS-THOMSON MICROELECTRONICS S.A.**
7, Avenue Galliéni
F-94250 Gentilly (FR)

⑦② Inventeur: **Pavlin, Antoine**
Résidence Zola - Bt C1 Chemin Gilles Borel
F-13100 Aix en Provence (FR)

⑦④ Mandataire: **de Beaumont, Michel**
1bis, rue Champollion
F-38000 Grenoble (FR)

⑤④ **Générateur stabilisé de fourniture de tension de seuil de transistor MOS.**

⑤⑦ La présente invention concerne un générateur stabilisé compris dans un circuit intégré MOS pour fournir une tension de polarisation à un premier comparateur (1) relié à un premier inverseur (2) destiné à fournir une tension égale à une tension de seuil de transistor MOS (M) lorsque ses tensions d'entrée sont identiques, comprenant un deuxième comparateur (11) dont les entrées sont reliées ensemble à une tension de référence et un deuxième inverseur (12) identiques aux premiers, et un troisième inverseur (13) recevant la sortie du deuxième et dont la sortie (14) est reliée aux entrées de polarisation des comparateurs (1, 11), ce troisième inverseur étant dimensionné pour que sa tension de seuil soit identique à celle d'un transistor MOS.




Figure 3

Description

GENERATEUR STABILISE DE FOURNITURE DE TENSION DE SEUIL DE TRANSISTOR MOS

La présente invention concerne le domaine des circuits intégrés de type MOS (métal-oxyde-semi-conducteur).

Dans de tels circuits, on a souvent besoin de comparer un signal de tension variable V_{in} à une tension de référence V_{REF} .

La figure 1, représente schématiquement un tel comparateur utilisé dans l'art antérieur. Ce comparateur reçoit sur ses entrées les deux tensions à comparer, l'étage de sortie étant constitué d'un inverseur 2. Cet inverseur fournit à un transistor MOS M, quand la tension de référence et la tension de polarisation du comparateur 1 sont convenablement choisies, une tension égale à sa tension de seuil au moment où $V_{in} = V_{REF}$.

Un circuit classique de fourniture de tension de polarisation pour le comparateur 1 comprend deux transistors MOS M1 et M2 en série entre une source d'alimentation V_{DD} et la masse. Le transistor M1 est un transistor MOS à appauvrissement et le transistor M2 est un transistor MOS à enrichissement. Le transistor M1 sert de charge et sa grille et sa source sont interconnectées tandis que le drain et la grille du transistor MOS M2 sont également interconnectés. La tension de polarisation du comparateur 1 est prélevée sur le point d'interconnexion des transistors M1 et M2.

On notera dans ce qui précède et dans la suite de la présente description que l'on désigne ici par inverseur un circuit fournissant une tension de sortie haute quand son entrée est à bas niveau et inversement et non pas un circuit inversant la polarité des tensions d'entrée.

La figure 2 représente plus en détail un mode de réalisation du circuit de la figure 1 et plus particulièrement du comparateur 1. Ce comparateur comprend deux transistors MOS à enrichissement M3 et M4 dont les grilles sont connectées respectivement à V_{in} et à une tension de référence V_{REF} . Le drain du transistor M3 est relié à la tension d'alimentation V_{DD} , le drain du transistor M4 est relié à cette même tension par l'intermédiaire d'un transistor MOS à déplétion servant de charge M5 dont la grille est reliée à la source. Les sources des transistors M3 et M4 sont interconnectées et sont reliées à la masse par un transistor MOS de polarisation M6 de type à enrichissement. L'étage de sortie, ou étage de décalage de niveau, du comparateur comprend des transistors MOS à enrichissement M7 et M8 reliés en série, la grille du transistor M7 reliée à la grille du transistor M5 et la grille du transistor M8 étant reliée aux grilles des transistors M2 et M6.

La tension de polarisation réglée par les transistors M1 et M2 sert à établir le niveau du courant dans les transistors M6 et M8. Les dimensions de ces transistors par rapport aux autres transistors du comparateur et du circuit de décalage de niveau sont choisies pour établir à la sortie de l'inverseur 2 une tension égale à la tension de seuil d'un transistor à enrichissement à canal N pour un ensemble donné de température de fonctionnement

et de paramètres de fabrication lorsque $V_{in} = V_{REF}$. Mais, si l'une de ces conditions change, la tension de sortie de l'inverseur ne sera plus égale à la tension de seuil du transistor MOS. Ainsi, si l'on appelle V_x la tension au niveau des sources communes des transistors M3 et M4, et V_y la tension sur la grille du transistor M7, si la tension de polarisation augmente, les transistors M6 et M8 deviendront plus passants et la tension aux noeuds V_x et V_y diminuera. Il en résultera une diminution de la tension à l'entrée de l'inverseur et une augmentation de la tension à sa sortie. Cette tension ne sera alors plus égale à la tension de seuil d'un transistor MOS à canal N au moment où $V_{in} = V_{REF}$. Inversement, si la tension de polarisation sur la grille des transistors M6 et M8 diminue, la tension de sortie de l'inverseur 2 diminuera.

Un objet de la présente invention est de prévoir un circuit permettant d'obtenir une tension correspondant toujours à la tension de seuil d'un transistor MOS même quand les paramètres de fonctionnement, température ou conditions de fabrication, varient.

Pour atteindre cet objet, la présente invention propose de jouer sur la tension de polarisation du comparateur.

Ainsi, la présente invention prévoit un générateur stabilisé compris dans un circuit intégré MOS pour fournir une tension de polarisation à un premier comparateur relié à un premier inverseur destiné à fournir une tension égale à une tension de seuil de transistor MOS lorsque ces deux entrées sont au même potentiel. Ce générateur comprend un deuxième comparateur et un deuxième inverseur identiques aux premiers, et un troisième inverseur recevant la sortie du deuxième et dont la sortie est reliée aux entrées de polarisation des comparateurs, ce troisième inverseur étant dimensionné pour que sa tension de seuil soit légèrement supérieure à celle d'un transistor MOS.

Selon un mode de réalisation de la présente invention, le deuxième comparateur comprend deux transistors MOS de comparaison dont les grilles sont interconnectées et reçoivent la tension de référence V_{REF} et dont les sources sont connectées à la masse par l'intermédiaire d'un transistor de polarisation qui reçoit sur sa grille la sortie du troisième inverseur.

Selon un mode de réalisation de la présente invention, le troisième inverseur comprend un transistor à appauvrissement en série avec un transistor à enrichissement, le transistor à enrichissement étant identique au transistor auquel on veut fournir une tension de polarisation de seuil, le transistor à appauvrissement ayant une résistance à l'état passant élevée devant celle du transistor à enrichissement au voisinage de son seuil de conduction.

Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détail dans la description suivante de

modes de réalisation particuliers faite en relation avec les figures joints parmi lesquelles :

la figure 1 représente sous forme de blocs un comparateur selon l'art antérieur ;

la figure 2 représente de façon plus détaillée le circuit selon l'art antérieur ;

la figure 3 représente sous forme de blocs un circuit de polarisation selon présente invention ;

la figure 4 représente de façon plus détaillée un circuit selon la présente invention.

Dans ces diverses figures, des éléments identiques ou analogues sont désignés par les mêmes références numériques. D'autre part, on notera que les transistors MOS à enrichissement (normalement bloqués) sont représentés avec un trait de grille séparé par un blanc d'un trait symbolisant le substrat alors que les transistors MOS du type à appauvrissement (normalement passants) sont désignés avec un trait de grille séparé par une zone hachurées d'un trait symbolisant le substrat.

Comme le représente la figure 3, un circuit selon la présente invention, est utilisé pour polariser le comparateur 1 du circuit classique illustré en figure 1. Le circuit de polarisation comprend un comparateur 11 et un inverseur 12 connectés de la même façon que le comparateur 1 et l'inverseur 2 de la figure 1 si ce n'est que les deux entrées du comparateur 11 sont reliées ensemble à la tension de référence V_{REF} . La sortie de l'inverseur 12 est reliée à l'entrée d'un inverseur 13 dont la sortie 14 fournit la tension de polarisation des comparateurs 11 et 1. Le circuit est dimensionné pour que l'inverseur 12 fournisse normalement une tension presque égale au seuil de l'inverseur 13 qui est lui-même dimensionné pour que sa tension de seuil soit pratiquement égale au seuil d'un transistor MOS. Etant donné que la tension d'entrée de l'inverseur 13 est pratiquement égale et légèrement supérieure au seuil de conduction de cet inverseur, un petit courant circule dans cet inverseur et établit en sortie une tension de polarisation à l'équilibre pour le comparateur de tension.

Le fonctionnement de ce circuit sera mieux compris en relation avec la description d'un exemple de mise en oeuvre illustré en figure 4 où l'on retrouve le comparateur 11, l'inverseur 12 et l'inverseur 13. Le comparateur 11 est identique au comparateur 1 illustré en détail en figure 2. Les transistors MOS constituant ce comparateur sont désignés à la figure 4 par les mêmes références que celles de la figure 2 affectées d'un prime. L'inverseur de sortie 13 comprend un transistor MOS à enrichissement M10 dont la grille reçoit la sortie de l'inverseur 12 et qui est relié à la tension V_{DD} par l'intermédiaire d'une charge constituée d'un transistor MOS à appauvrissement M11. La grille du transistor M11 est reliée à la connexion 14 des transistors M11 et M10 qui sert également de borne et sortie reliée à la connexion commune des transistors M6' et M8' qui correspond à l'entrée de polarisation du comparateur 11. De même, la borne 14 est reliée à la borne de polarisation du comparateur 1. Le transistor M10 est un transistor identique au transistor M que l'on veut polariser exactement à sa tension de seuil. Les

circuits 11 et 12 sont tels que la tension V_p à l'entrée du transistor M10 est très légèrement supérieure à sa tension de seuil. Ainsi, la sortie de l'inverseur 2 vers le transistor M sera à une même valeur et on aura atteint le résultat souhaité. A l'équilibre :

$$V_p = V_T + I_{ds} * g_m$$

où V_T est la tension de seuil de grille du transistor M10 ou du transistor M, g_m est la transconductance du transistor M10 et I_{ds} est le courant dans le transistor M10.

Si l'on suppose que la tension de seuil V_T du transistor M10 (et donc simultanément du transistor M formé sur le même circuit intégré) augmente momentanément par rapport à une valeur d'équilibre par suite de variations de paramètres tels que la température, il en résultera une diminution du courant dans le transistor M10. Ceci amènera la tension de polarisation sur la borne 14 à croître, c'est-à-dire que la tension V_x au point de raccordement des transistors M3' et M4' chute. Ceci provoquera une diminution de la tension de sortie du comparateur 11 et donc une augmentation de V_p . Une augmentation de V_p tendra à faire décroître la tension de polarisation sur la borne 14. Cette action de la tension de polarisation est en sens opposé de l'influence d'une croissance de V_T . Le même raisonnement s'applique dans le cas inverse où V_T tendrait à décroître. Ainsi, la tension de polarisation est maintenue à l'équilibre de sorte que la sortie de l'inverseur 13 se trouve toujours immédiatement au dessus de la tension de seuil d'un transistor MOS.

Si l'on considère le circuit de la figure 4, il convient bien entendu pour qu'il fonctionne que la résistance du transistor M11 soit élevée devant la résistance du transistor M10 au voisinage du seuil de conduction. Cette résistance au voisinage du seuil de conduction étant de l'ordre de la centaine d'ohms, on choisira la résistance M11 de l'ordre de la centaine de kilohms.

Revendications

1. Générateur stabilisé compris dans un circuit intégré MOS pour fournir une tension de polarisation à un premier comparateur (1) relié à un premier inverseur (2) destiné à fournir une tension égale à une tension de seuil de transistor MOS (M) lorsque ses tensions d'entrée sont identiques, caractérisé en ce qu'il comprend un deuxième comparateur (11) dont les entrées sont reliées ensemble à une tension de référence et un deuxième inverseur (12) identiques aux premiers, et un troisième inverseur (13) recevant la sortie du deuxième et dont la sortie (14) est reliée aux entrées de polarisation des comparateurs (1, 11), ce troisième inverseur étant dimensionné pour que sa tension de seuil soit identique à celle d'un transistor MOS.

2. Générateur stabilisé selon la revendication 1, caractérisé en ce que le deuxième comparateur (11) comprend deux transistors MOS de comparaison (M3', M4') dont les grilles sont interconnectées et reçoivent la même tension de référence que l'une des entrées du premier

comparateur (1) et donc les sources sont connectées à la masse par l'intermédiaire d'un transistor de polarisation (M6') qui reçoit sur sa grille la sortie (14) du troisième inverseur (13).

3. Générateur stabilisé selon l'une des revendications 1 ou 2, caractérisé en ce que le troisième inverseur (13) comprend un transistor à appauvrissement (M11) en série avec un

transistor à enrichissement (M10), le transistor à enrichissement étant identique au transistor (M) auquel on veut fournir une tension de polarisation de seuil, le transistor à appauvrissement ayant une résistance à l'état passant élevée devant celle du transistor à enrichissement au voisinage de son seuil de conduction.

5

10

15

20

25

30

35

40

45

50

55

60

65




Figure 1




Figure 2




Figure 3




Figure 4



Office européen
des brevets

RAPPORT DE RECHERCHE EUROPEENNE

Numero de la demande

EP 89 42 0084

DOCUMENTS CONSIDERES COMME PERTINENTS			
Catégorie	Citation du document avec indication, en cas de besoin, des parties pertinentes	Revendication concernée	CLASSEMENT DE LA DEMANDE (Int. Cl.4)
A	EP-A-0019279 (TOKYO SHIBAURA DENKI) * page 5, ligne 33 - page 6, ligne 35; figures 1, 2 *	1-3	G05F3/24

A	EP-A-0045841 (NIPPON ELECTRIC) * page 19, ligne 21 - page 21, ligne 4; figures 4, 6, 7 *	1-3	

A	PATENT ABSTRACTS OF JAPAN vol. 8, no. 74 (E-236) 1511 06 avril 1984, & JP-A-58 221521 (TOKYO SHIBAURA DENKI) * voir le document en entier *	1	

A	GB-A-2016801 (HITACHI) * figures 13, 21 *	1	

Le présent rapport a été établi pour toutes les revendications			DOMAINES TECHNIQUES RECHERCHES (Int. Cl.4)
			G05F H03K
Lieu de la recherche LA HAYE		Date d'achèvement de la recherche 06 JUIN 1989	Examineur CLEARY F.M.
CATEGORIE DES DOCUMENTS CITES			
X : particulièrement pertinent à lui seul Y : particulièrement pertinent en combinaison avec un autre document de la même catégorie A : arrière-plan technologique O : divulgation non-écrite P : document intercalaire		T : théorie ou principe à la base de l'invention E : document de brevet antérieur, mais publié à la date de dépôt ou après cette date D : cité dans la demande L : cité pour d'autres raisons & : membre de la même famille, document correspondant	