Procédé d'adressage d'un écran matriciel fluorescent à micropointes

Abstract

 Procédé de réglage de la brillance d'un écran fluorescent à micropointes et dispositif pour la mise en oeuvre de ce procédé. Ce type d'écran est matriciel et adressé par un balayage de lignes, un pixel est formé à chaque croisement ligne-colonne. Pour un pixel "allumé", pendant un temps de sélection T de la ligne correspondante, une quantité de charges est émise par les micropointes associées. Le réglage de la brillance s'effectue pendant le temps de sélection de chaque ligne, par le contrôle de la quantité de charges émises par les micropointes de chaque pixel à allumer, cette quantité de charges étant identique pour chaque pixel.
Application à l'affichage.

Description

[0001] La présente invention a pour objet un procédé d'adressage d'un écran fluorescent à micropointes et un dispositif pour la mise en oeuvre de ce procédé.

[0002] L'invention s'applique notamment à la réalisation d'afficheurs permettant la visualisation d'images fixes ou animées.

[0003] Les écrans fluorescents à micropointes sont connus et notamment décrits dans le rapport du congrès international "Japan Display 86", page 512. On en rappelle ici les principales caractéristiques connues.

[0004] Un tel écran, représenté schématiquement en perspective sur la figure 1, comporte une cellule sous vide comprenant un support inférieur 1, transparent ou non, sur lequel sont disposées des colonnes conductrices 3 (conducteurs cathodiques) supportant des micropointes métalliques 6. Les colonnes croisent des lignes conductrices perforées 4 (grilles). Toutes les micropointes positionnées à un croisement d'une ligne et d'une colonne ont leur sommet sensiblement en face d'une perforation de la ligne. Les lignes et les colonnes sont séparées par une couche isolante 5, en silice par exemple, pourvue d'ouvertures permettant le passage des micropointes. Une couche de matériau fluorescent 7 est en regard des grilles ; cette couche est déposée sur une couche conductrice transparente 8 (anode), elle-­même reposant sur un support supérieur 2, transparent.

[0005] Le matériau fluorescent est du sulfure de zinc, par exemple. Les supports sont, par exemple, en verre. Chaque intersection d'une grille et d'un conducteur cathodique correspond à un pixel. Pour des potentiels convenables appliqués à une grille et à un conducteur cathodique, les micropointes - il peut y en avoir jusqu'à plusieurs milliers - placées à l'intersection de la grille et du conducteur cathodique émettent des électrons qui vont exciter le matériau fluorescent lorsque sur l'anode est appliqué un potentiel supérieur ou égal au potentiel appliqué à la grille.

[0006] On a représenté, figure 2, une évolution typique du courant I correspondant au flux d'électrons traversant l'anode en fonction des variations de la différence de potentiel entre conducteur cathodique et grille Vgc. Cet exemple est donné pour une densité de micropointes de 10⁴mm⁻² et pour des perforations de la grille de 1,4 micron de diamètre. Pour une différence de potentiel inférieure à Vgc=Vmin=40V par exemple, l'émission est pratiquement nulle et la brillance de l'écran est négligeable. Au-delà de cette valeur limite Vmin, l'émission croît de manière non linéaire pour atteindre, à Vgc=Vop=80V par exemple, 1mA/mm², ce qui est suffisant pour obtenir une forte brillance sur l'écran.

[0007] La brillance parasite obtenue pour des différences de potentiels Vgc≦40 volts est fonction du nombre de lignes de l'écran. Pour des écrans de type écran vidéo, cette brillance parasite est négligeable.

[0008] La valeur du courant émis pour une tension Vgc donnée dépend pour une micropointe isolée :
- de la géométrie, c'est-à-dire de la distance grille-pointe,
- du métal de la pointe, l'énergie d'extraction des électrons dépendant de ce métal,
- du profil de la pointe et de son état de surface.

[0009] Les écrans actuels présentent plusieurs milliers de micropointes par pixel. Cela permet de moyenner les écarts d'émission pointe à pointe. Toutefois de fortes inhomogénéités dans les valeurs de ces paramètres occasionnent des fluctuations de brillance sur l'écran.

[0010] Pour un tel écran, l'affichage est matriciel ; les lignes sont formées par les grilles, les colonnes le sont par les conducteurs cathodiques. Les lignes sont portées séquentiellement à un potentiel Vg>0 pendant un temps de sélection T et les colonnes sont portées à un potentiel correspondant à l'information à afficher. Le tableau 1 ci-dessous donne un exemple de potentiels appliqués aux lignes et aux colonnes et les états des pixels correspondant à l'intersection de ces lignes et de ces colonnes, l'anode étant portée à un potentiel supérieur ou égal à Vg. Les valeurs données dans cet exemple, correspondent aux caractéristiques de l'écran mentionnées ci-dessus.

TABLEAU 1

Lignes	Colonnes	Pixels
Vg = 40 V (ligne sélectée)	Vc = 0 V	(Vg - Vc = 40 V) éteint
	Vc = - 40 V	(Vg - Vc = 80 V) allumé
Vg = 0 V (ligne non sélectée)	Vc = 0 V	(Vg - Vc = 0) éteint
	Vc = - 40 V	(Vg - Vc = 40 V) éteint

[0011] On explicite comme suit cet exemple.

[0012] L'émission d'électrons par les micropointes dépend essentiellement de la différence entre les potentiels appliqués sur les grilles et les conducteurs cathodiques. Le potentiel appliqué sur l'anode est fixé une fois pour toutes.

[0013] Pour une ligne non sélectée, le potentiel de grille Vg est nul alors que le potentiel de cathode Vc pour la colonne considérée peut être : soit égal à 0V, soit égal à -40V. La différence de potentiels Vgc=Vg-Vc est alors inférieure ou égale à 40V, donc inférieure ou égale au seuil d'émission Vmin (figure 2).

[0014] Pour une ligne sélectée, le potentiel de grille Vg est égal à 40V. Le potentiel de cathode Vc pour la colonne considérée est : soit nul et dans ce cas Vgc=40V, Vgc=Vmin et il n'y a pratiquement pas d'émission d'électrons, soit égale à -40V et dans ce cas Vgc=80V, Vgc=Vop et il y a une forte émission d'électrons.

[0015] L'émission d'électrons par les micropointes a lieu essentiellement pendant le temps où, pour un couple grille-­conducteur cathodique donné, la différence de potentiel Vgc est de l'ordre de Vop.

[0016] Mais on a noté précédemment que de fortes inhomogénéités existaient dans la structure de l'écran. La figure 3 représente un exemple des fluctuations de la réponse en courant traversant l'anode - correspondant à l'émission des électrons par les micropointes - en fonction de la différence de potentiels Vgc. Deux courbes sont représentées pour deux pixels A et B distincts de l'écran et ne présentant pas les mêmes caractéristiques. On constate que pour la même différence de potentiels Vop=80V, le pixel A est très brillant et le pixel B peu lumineux.

[0017] C'est cet inconvénient majeur de ce type d'écran fluorescent à micropointes que pallie la présente invention.

[0018] Grâce à la présente invention, la brillance de tous les pixels allumés de l'écran est identique malgré les inhomogénéités de structure de l'écran. Pour ce faire, on égalise la quantité totale de charges émises par les micropointes correspondant à des pixels allumés.

[0019] De manière plus précise, l'invention a pour objet un procédé d'adressage d'un écran matriciel fluorescent à micropointes pour l'affichage d'une image vidéo à l'aide de pixels susceptibles de prendre soit l'état "allumé", soit l'état "éteint", et l'uniformisation à une valeur réglable à volonté, de la brillance des pixels à l'état "allumé" de cet écran, ledit écran comprenant une cellule sous vide comportant un support inférieur sur lequel sont disposées selon les deux directions de la matrice des colonnes conductrices (conducteurs cathodiques) supportant des micropointes métalliques et, par dessus les colonnes, des lignes conductrices perforées (grilles), chaque croisement d'une ligne i et d'une colonne j correspondant à un pixel, chaque micropointe ayant son sommet sensiblement en face d'une perforation de la ligne, lignes et colonnes étant séparées par une couche isolante pourvue d'ouvertures permettant le passage des micropointes, une couche de matériau fluorescent étant en regard des grilles, cette couche étant disposée sur une couche conductrice transparente (anode) elle-même reposant sur un support supérieur transparent, l'affichage d'une trame de l'image se faisant en adressant séquentiellement chaque ligne de conducteur grille pendant un temps de sélection T à l'intérieur duquel on adresse simultanément par un signal de données tous les pixels de la ligne en cours d'adressage pour "allumer" ceux des pixels de cette ligne qui doivent l'être, caractérisé en ce que :
- on réalise l'adressage d'une ligne i en portant le conducteur grille correspondant à un potentiel Vg constant pendant le temps de sélection T,
pendant le temps de sélection T de la ligne i, et dans cet ordre :
- on porte tous les conducteurs cathodiques (colonnes) correspondant à un pixel de cette ligne i devant être allumé, à un potentiel Vc tel que la différence de potentiel Vg-Vc soit suffisante pour "allumer" les pixels en assurant une émission d'électrons significative par les micropointes ;
- on isole les conducteurs cathodiques et on laisse chacun des condensateurs élémentaires formés par la couche isolante, par la grille et le conducteur cathodique de chaque pixel "allumé" se décharger librement sur son impédance interne, jusqu'à ce que la variation de différence de potentiel spontanée entre ses deux électrodes grille et ccnducteur cathodique atteigne pour chaque pixel un niveau correspondant à la brillance choisie pour tous les pixels "allumés" de l'écran ;
- au moment où, pour chaque pixel "allumé", cette condition est réalisée, on agit à nouveau sur son potentiel Vc de conducteur cathodique en le portant à une valeur réalisant l'extinction du pixel.

[0020] L'invention a aussi pour objet un dispositif pour la mise en oeuvre du procédé, comprenant un étage de commande pour chaque conducteur, caractérisé en ce que chaque étage de commande comprend :
- un circuit du type "trois états" comportant : une première entrée E1 portée à un potentiel V1 par une alimentation extérieure ; une seconde entrée E2 portée à un potentiel V2 par une alimentation extérieure ; une sortie S délivrant le potentiel Vc, Vc prenant de manière récurrente une valeur dépendant de l'état où se trouve le circuit pendant le temps de sélection T d'une ligne, pendant une première durée t1 fixe débutant avec le temps de sélection T de chaque ligne, le circuit est dans un état 1, Vc est porté au potentiel V1 tel que la différence Vg-V1 soit suffisante pour "allumer" le pixel, pendant une seconde durée t2 dépendant de chaque pixel, le circuit est dans un état 2 de haute impédance, Vc varie de façon spontanée quasi linéairement de V1 à un potentiel Vd déterminé de manière à obtenir la brillance choisie pour les pixels "allumés", pendant une troisième durée t3 correspondant à T-(t1+t2), le circuit est dans un état 3, Vc est porté et maintenu au potentiel V2 jusqu'au retour du circuit à l'état 1,
- un circuit de mise en forme délivrant des signaux commandant des passages d'un état à un autre du circuit du type "trois états", lesdits signaux étant délivrés sur deux sorties Sm1 et Sm2 reliées respectivement à deux entrées Em1 et Em2 du circuit de type "trois états", le circuit de mise en forme ayant en outre une entrée E6 reliée à la sortie d'une alimentation commune à tous les étages de commande, délivrant un signal S1 de durée t1, périodique de période T (temps de sélection d'une grille),
- un circuit comparateur ayant une entrée E8 reliée à la sortie S du circuit de type "trois états'', une entrée E9 reliée à une sortie d'une alimentation délivrant un potentiel V3>Vd, une entrée E10 reliée à une sortie d'une alimentation (28) délivrant un potentiel V4≦Vd, V4 étant réglable en fonction de la brillance de l'écran choisi, le circuit comparateur délivrant sur une sortie Sc un signal de commande sur une entrée E7 du circuit de mise en forme.

[0021] Selon un mode préféré de réalisation, le circuit du type "trois états" comprend : deux transistors T1 et T2 de type transistor à effet de champ, connectés entre eux par leur drain, la sortie S du circuit du type "trois états" étant reliée à la connexion drain-drain des transistors T1 et T2, la source du transistor T1 étant reliée à l'entrée E1, la source du transistor T2 étant reliée à l'entrée E2,
- un étage de translation relié aux entrées E1, E2, Em1, Em2, aux grilles des transistors T1 et T2, et à deux alimentations délivrant respectivement des potentiels A1 et A2, ledit étage assurant la translation des potentiels A1 et A2 aux potentiels V2 et V2-Vs2 d'une part et des potentiels A1 et A2 aux potentiels V1 et V1+Vs1 d'autre part, Vs1 et Vs2 étant les tensions de seuil des transistors T1 et T2.

[0022] Selon un mode préféré de réalisation, le circuit comparateur comprend un circuit résistif relié à l'entrée E9 et connecté au drain d'un transistor T3 de type transistor à effet de champ ; ledit transistor T3 est relié par sa grille à l'entrée E8, et par sa source à l'entrée E10. La connexion drain-circuit résistif est reliée à l'entrée d'un étage de translation dont la sortie est reliée à la sortie Sc. Cet étage de translation est relié en outre à deux alimentations délivrant respectivement des potentiels A1, A2, cet étage de translation assure la translation des potentiels V3 et V4 aux potentiels A2 et A1.

[0023] Selon un mode préféré de réalisation, le circuit de mise en forme comprend un circuit réalisant une fonction "décalage", et un circuit réalisant une fonction ''verrouillage" délivrant respectivement des signaux sur les sorties Sm1 et Sm2.

[0024] Dans le reste de la description, on appellera respectivement les fonctions de décalage et de verrouillage par leur terminologie anglo-saxonne "Shift" et "enable".

[0025] D'autres caractéristiques et avantages de l'invention ressortiront mieux de la description qui va suivre, donnée à titre purement illustratif et nullement limitatif, en référence aux figures annexées dans lesquelles :

- la figure 1, déjà décrite et relative à l'art antérieur, représente schématiquement en perspective un écran fluorescent à micropointes,

- la figure 2, déjà décrite et relative à l'art antérieur, représente une courbe typique de la réponse en courant correspondant aux flux d'émission des micropointes en fonction des variations de la différence de potentiels entre conducteur cathodique et grille Vgc,

- la figure 3, déjà décrite et relative à l'art antérieur, représente un exemple de la réponse en courant correspondant aux flux d'émission d'électrons des micropointes associées à deux pixels distincts en fonction des variations de la différence de potentiels entre conducteur cathodique et grille Vgc,

- la figure 4 représente un schéma général d'un étage de commande d'une colonne (conducteur cathodique) conforme à l'invention,

- la figure 5 représente un exemple de circuit du type "trois états" utilisé dans le dispositif de commande conforme à l'invention,

- la figure 6 représente un exemple de circuit comparateur utilisé dans le dispositif de commande conforme à l'invention,

- la figure 7 représente un exemple de chronogrammes des potentiels appliqués aux entrées E6 et E7 du circuit de mise en forme, aux sorties Sm1 et Sm2 correspondant aux fonctions "shift" et "enable" du circuit de mise en forme, et en sortie S du circuit du type "trois états".

[0026] Sur la figure 4, on voit un étage de commande d'une colonne conductrice (conducteur cathodique non représenté) représenté de manière schématique.

[0027] Cet étage de commande comprend un circuit 10 du type "trois états", un circuit de mise en forme 16 et un circuit comparateur 24. On a aussi représenté les diverses alimentations 12, 14, 18, 20, 22, 26, 28 délivrant les potentiels utilisés par les circuits 10, 16, 24. Ces alimentations sont communes aux étages de commande de toutes les colonnes.

[0028] Le circuit 10 de type "trois états" est, comme on le voit sur la figure 5, composé par exemple de deux transistors à effet de champ T1 et T2 et d'un étage de translation 30.

[0029] Les transistors T1 et T2 sont connectés entre eux par leur drain. Leur connexion est reliée à une sortie S du circuit 10 du type à "trois états". La sortie S délivre le potentiel Vc de commande du conducteur cathodique affecté à l'étage de commande.

[0030] La source du transistor T1 est reliée à une entrée E1 du circuit 10. La source du transistor T2 est reliée à une entrée E2 du circuit 10. Les grilles des transistors T1 et T2 sont reliées à l'étage de translation 30 ; l'étage de translation 30 est relié aux entrées E1 et E2, et aux entrées Em1, Em2 du circuit 10 du type "trois états".

[0031] L'étage de translation 30 assure la translation des potentiels A1 et A2 délivrés par les alimentations 18, 20 aux potentiels V2 et V2-Vs2 d'une part et aux potentiels V1 et V1+Vs1. A1 peut être égal à 0V et A2 à 5V par exemple. Vs1 et Vs2 sont des potentiels de seuil des transistors T1 et T2.

[0032] Le potentiel Vc prend des valeurs différentes selon l'état du circuit 10 :
- état 1 : Vc varie de V2 à V1 (variation correspondant à la charge du condensateur élémentaire formé par la couche isolante 5 entre grille 4 et conducteur cathodique par l'intermédiaire de la résistance d'un conducteur cathodique 3),
- état 2 : Vc varie de V1 à Vd, le circuit 10 est en état de haute impédance, le conducteur cathodique qui lui est relié est isolé, le condensateur élémentaire se décharge sur son impédance interne de manière quasi linéaire car la constante de temps de décharge est alors très grande ; quand Vc atteint la valeur Vd le circuit 10 passe dans l'état 3,
- état 3 : Vc est porté (par décharge du condensateur élémentaire sur la résistance du conducteur cathodique) de Vd à V2 et est maintenu à cette valeur jusqu'au retour du circuit 10 à l'état 1.

[0033] Les potentiels V1 et V2 appliqués respectivement sur les entrées E1 et E2 sont délivrés par les alimentations 12 et 14 respectivement. La valeur de V1 peut être - 40 V par exemple et la valeur de V2 peut être 0V par exemple.

[0034] Les passages de l'état 3 à l'état 1 et de l'état 1 à l'état 2 sont commandés par l'intermédiaire des entrées Em1 et Em2 par le circuit 16 de mise en forme à partir d'un signal S1 délivré sur l'entrée E6 du circuit 16 par l'alimentation 22 commune à tous les étages de commande. Le signal S1 est un créneau de tension de durée t1, périodique de période T (temps de sélection d'une grille). Le front montant de S1 correspond au passage de l'état 3 à l'état 1, le front descendant correspond au passage de l'état 1 à l'état 2.

[0035] Le signal S1 est obtenu de façon classique à partir d'un circuit réalisant une fonction horloge de synchronisation ligne et d'un circuit de type monostable.

[0036] Le passage à l'état 3 est commandé également par l'intermédiaire des entrées Em1, Em2 par le circuit 16 de mise en forme à partir d'un signal approprié délivré sur son entrée E7 par la sortie Sc du circuit 24 comparateur.

[0037] La sortie S délivre donc périodiquement à la période T temps de sélection d'une grille, le potentiel Vc qui permet l'"allumage" du pixel correspondant au croisement de la grille sélectée et du conducteur cathodique rattaché à l'étage de commande considéré. L'"allumage" est validé par un commutateur 15 (Switch en terminologie anglo-saxonne) relié à la sortie S par une entrée Es.

[0038] Si le pixel considéré doit être allumé, alors le commutateur 15 délivre le potentiel Vc sur une sortie Ss reliée au conducteur cathodique rattaché à ce pixel, sinon le commutateur 15 délivre le potentiel V2 par exemple sur sa sortie Ss et le pixel est "éteint". Un tel commutateur se trouve de manière usuelle dans les dispositifs de ce type.

[0039] Le circuit 16 de mise en forme comporte des circuits 17, 19 réalisant des fonctions "shift" et "enable". Une sortie Sm1, Sm2 est attribuée à chaque fonction. La sortie Sm1 est reliée à l'entrée Em1, du circuit 10 du type à "trois états" et la sortie Sm2 est reliée à l'entrée Em2 de ce circuit 10. Le circuit 16 de mise en forme est alimenté par des potentiels A1 et A2 délivrés par les alimentations 18 et 20 reliées respectivement aux entrées E4 et E5. Le potentiel A1 est un potentiel nul par exemple, et le potentiel A2 est un potentiel de 5V par exemple.

[0040] Le tableau 2 ci-dessous est la table logique du circuit de mise en forme réalisant les fonctions "shift" et "enable" en sortie Sm1 et Sm2, à partir des potentiels délivrés sur les entrées E6 et E7.

TABLEAU 2

E6	E7	Sm1:fonction "shift"	Sm2:fonction "enable"
0V	0V	0V	0V
5V	0V	5V	0V
0V	5V	0V	5V
5V	5V	5V	0V

[0041] Les valeurs 0V et 5V des différents potentiels ne sont données qu'à titre indicatif.

[0042] Le tableau 3 ci-dessous est la table logique du circuit 10 "trois états'' associé au circuit de mise en forme ; ce tableau 3 donne le signal délivré en sortie S du circuit 10 à partir des signaux appliqués aux entrées Em1 et Em2.

TABLEAU 3

Em1	Em2	S
0V	0V	V2
5V	0V	V1
0V	5V	état de haute
5V	5V	impédance

[0043] Dans un autre mode de réalisation, le circuit de mise en forme commande le transistor T1 du circuit "trois états" qui a la même structure que le circuit représenté figure 5, en appliquant le signal S1 sur l'entrée Em1 et il commande le transistor T2 du circuit "trois états" en appliquant sur l'entrée Em2 un signal issu d'une combinaison logique du signal S1 et du signal délivré par le circuit de comparaison.

[0044] Les tableaux 4 et 5 ci-dessous sont les tables logiques respectivement du circuit de mise en forme et du circuit "trois états" associés, correspondant à cette variante.

[0045] Le tableau 4 donne les potentiels délivrés sur les sorties Sm1 et Sm2 du circuit de mise en forme à partir des potentiels délivrés sur les entrées E6 et E7 de ce circuit.

[0046] Le tableau 5 donne les potentiels délivrés sur la sortie S du circuit "trois états" à partir des potentiels délivrés par le circuit de mise en forme, sur les entrées Em1, Em2.

TABLEAU 4

E6	E7	Sm1	Sm2
0V	0V	0V	5V
0V	5V	0V	0V
5V	0V	5V	0V
5V	5V	5V	0V

TABLEAU 5

Em1	Em2	S
0V	0V	haute impédance
5V	0V	V1
0V	5V	V2
5V	5V	V1

[0047] Sur la figure 6, on voit un exemple de réalisation d'un circuit 24 comparateur. Ce circuit 24 est constitué d'un circuit 40 résistif, d'un transistor T3, à effet de champ par exemple, et d'un étage de translation 42.

[0048] Suivant la valeur du potentiel Vc appliqué à l'entrée E8 reliée à la grille du transistor T3, le circuit délivrera des potentiels A1 ou A2 sur sa sortie Sc.

[0049] Les potentiels de sortie appliqués à Sc en fonction de la valeur du potentiel appliqué à l'entrée E8 sont résumés sur le tableau 6 suivant :

TABLEAU 6

Potentiel Vc appliqué sur l'entrée E8	Potentiel appliqué sur la sortie Sc
Vc > Vd	0V
Vc < Vd	5V

La source du transistor T3 est reliée à une entrée E10 du circuit 24 comparateur. L'entrée E10 est portée à un potentiel V4=Vd-Vs3 par l'intermédiaire d'une alimentation 28. Vs3 est le potentiel de seuil du transistor T3. L'alimentation 28 permet de faire varier la valeur du potentiel V4 grâce à un réglage externe 29. Le potentiel Vs3 étant fixe, les variations de V4 correspondent à des variations de Vd. En jouant sur la valeur de Vd, on peut obtenir la brillance de l'écran désirée. Le circuit 40 résistif est relié d'une part au drain du transistor T3 et d'autre part à une entrée E9 du circuit 24 comparateur. L'entrée E9 est portée à un potentiel V3 par l'intermédiaire d'une alimentation 26.

[0050] La valeur du potentiel V3 est supérieure à Vd.

[0051] Si le potentiel appliqué à l'entrée E8 est supérieur à (Vd - Vs3) + Vs3 alors le transistor T3 est passant et l'entrée de l'étage de translation 42 est portée au potentiel V4=Vd-Vs3.

[0052] Si le potentiel appliqué à l'entrée E8 est inférieur à (Vd - Vs3) + Vs3 alors le transistor T3 est bloqué et l'entrée de l'étage de translation 42 est portée au potentiel V3.

[0053] L'étage de translation 42 a pour fonction de délivrer sur la sortie Sc un potentiel égal à A1=0V, par exemple, si son entrée est portée au potentiel V4=Vd-Vs3 et un potentiel égal à A2=5V, par exemple, si son entrée est portée au potentiel V3.

[0054] On voit sur la figure 7 un exemple de chronogrammes des potentiels appliqués aux entrées E6 (signal S1 : chronogramme 50) et E7 (reliée à la sortie Sc du circuit 24 comparateur : chronogramme 52) du circuit de mise en forme, aux sorties Sm1 et Sm2 correspondant aux fonctions "shift" et "enable" du circuit de mise en forme (chronogrammes 54 et 56 respectivement) et en sortie S (signal Vc : chronogramme 58) du circuit du type "trois états". Les chronogrammes présentés sur la figure 7 correspondent aux tableaux 2 et 3.

[0055] Ces chronogrammes correspondent à un pixel allumé. Le temps de sélection T est divisé en trois durées.

[0056] La durée t1, qui débute avec le temps de sélection de ligne T, est fixe. Cette durée t1 est déterminée par le signal S1. Elle est choisie la plus courte possible mais suffisamment longue pour permettre la charge de la capacité colonne (qui correspond à la capacité créée par un conducteur cathodique, la grille en regard et l'isolant intercalé) du pixel considéré. Cette charge s'effectue par l'intermédiaire de la résistance colonne (qui correspond à la résistance d'un conducteur cathodique).

[0057] Pour les écrans considérés du type écran vidéo t1 = 1 µs convient.

[0058] Pendant la durée t1, Vc varie du potentiel V2 au potentiel V1. Le circuit comparateur 24 détecte un premier passage de Vc par la valeur Vd. Le potentiel délivré sur la sortie Sc du circuit comparateur 24 passe alors de la valeur A1 à la valeur A2, de 0 à 5V par exemple (front de montée).

[0059] Le front de montée du signal délivré sur la sortie Sm1 du circuit 17 "shift" est déclenché par le front de montée du signal S1. Le front de descente du signal délivré sur la sortie Sm1 a lieu pendant la durée t2. Le front de montée du signal délivré sur la sortie Sm2 du circuit 19 "enable'' est déclenché par le front de descente du signal S1.

[0060] La durée t2 débute à la fin de t1. Le conducteur cathodique est isolé : son étage de commande est en état de haute impédance. Les micropointes émettent des électrons, le potentiel du conducteur cathodique considéré croît de manière quasi linéaire à partir de V1 pour atteindre Vc=Vd. La deuxième détection de ce potentiel par le circuit 24 comparateur met fin à la durée t2 (front de descente du signal délivré sur la sortie Sc).

[0061] Le front de descente du signal délivré sur la sortie Sm2 du circuit 19 "enable" est déclenché par le front de descente du signal délivré sur la sortie Sc du comparateur 24.

[0062] La durée t3 débute lorsque t2 s'achève et se termine avec le temps de sélection de la ligne T. Le potentiel Vc varie de Vd à la valeur V2 suivant la courbe de décharge de la capacité colonne sur la résistance colonne, puis est maintenu à cette valeur pendant toute la fin de la durée t3.

[0063] On remarque sur la figure 7, que l'émission débute pendant la durée t1. Mais cette dernière est choisie suffisamment courte pour que l'émission résultante soit négligeable.

[0064] L'émission d'électrons par les micropointes a donc lieu principalement durant t2. La tension Vc du conducteur cathodique passe de V1 à Vd, ce qui correspond à l'émission d'une quantité de charges : q = C x (V1 - Vd).

[0065] C est la valeur de la capacité colonne définie plus haut, elle est pratiquement identique pour chaque colonne.

[0066] Pour avoir un pixel éteint, le conducteur cathodique correspondant est au potentiel V2 pendant le temps de sélection de la ligne correspondante.

[0067] La quantité de charges émises, pendant le temps de sélection T d'une ligne, par un pixel allumé associé, est donc contrôlée conformément à l'invention par le choix de la tension Vd. Ce contrôle, effectué pendant une durée t2 qui peut varier d'un conducteur cathodique à l'autre, permet de s'affranchir des fluctuations de courants observées sur l'anode aux différents pixels de l'écran (figure 3). Il est ainsi aisé d'obtenir d'une part une brillance uniforme de l'écran et d'autre part, de régler l'intensité de cette brillance.

Revendications

1. Procédé d'adressage d'un écran matriciel fluorescent à micropointes pour l'affichage d'une image vidéo à l'aide de pixels susceptibles de prendre soit l'état "allumé", soit l'état ''éteint", et l'uniformisation à une valeur réglable à volonté, de la brillance des pixels à l'état "allumé" de cet écran, ledit écran comprenant une cellule sous vide comportant un support inférieur (1) sur lequel sont disposées selon les deux directions de la matrice des colonnes conductrices (3) (conducteurs cathodiques) supportant des micropointes métalliques (6) et, par dessus les colonnes, des lignes conductrices perforées (4) (grilles), chaque croisement d'une ligne i et d'une colonne j correspondant à un pixel, chaque micropointe (6) ayant son sommet sensiblement en face d'une perforation de la ligne, lignes et colonnes étant séparées par une couche isolante (5) pourvue d'ouvertures permettant le passage des micropointes, une couche de matériau fluorescent (7) étant en regard des grilles (4), cette couche étant disposée sur une couche (8) conductrice transparente (anode) elle-même reposant sur un support supérieur transparent (2), l'affichage d'une trame de l'image se faisant en adressant séquentiellement chaque ligne de conducteur grille pendant un temps de sélection T à l'intérieur duquel on adresse simultanément par un signal de données tous les pixels de la ligne en cours d'adressage pour "allumer" ceux des pixels de cette ligne qui doivent l'être, caractérisé en ce que :
- on réalise l'adressage d'une ligne i en portant le conducteur grille correspondant à un potentiel Vg constant pendant le temps de sélection T,
pendant le temps de sélection T de la ligne i, et dans cet ordre :
- on porte tous les conducteurs cathodiques (colonnes) correspondant à un pixel de cette ligne i devant être allumé, à un potentiel Vc tel que la différence de potentiel Vg-Vc soit suffisante pour "allumer" les pixels en assurant une émission d'électrons significative par les micropointes ;
- on isole les conducteurs cathodiques et on laisse chacun des condensateurs élémentaires formés par la couche isolante (5), par la grille et le conducteur cathodique de chaque pixel "allumé'' se décharger librement sur son impédance interne, jusqu'à ce que la variation de différence de potentiel spontanée entre ses deux électrodes grille et conducteur catho­dique atteigne pour chaque pixel un niveau correspondant à la brillance choisie pour tous les pixels "allumés" de l'écran ;
- au moment où, pour chaque pixel "allumé'', cette condition est réalisée, on agit à nouveau sur son potentiel Vc de conducteur cathodique en le portant à une valeur réalisant l'extinction du pixel.

2. Dispositif pour la mise en oeuvre du procédé selon la revendication 1, comprenant un étage de commande pour chaque conducteur (3), caractérisé en ce que chaque étage de commande comprend :
- un circuit (10) du type "trois états" comportant : une première entrée E1 portée à un potentiel V1 par une alimentation (12) extérieure ; une seconde entrée E2 portée à un potentiel V2 par une alimentation (14) extérieure ; une sortie S délivrant le potentiel Vc, Vc prenant de manière récurrente une valeur dépendant de l'état où se trouve le circuit (10) pendant le temps de sélection T d'une ligne, pendant une première durée t1 fixe débutant avec le temps de sélection T de chaque ligne, le circuit (10) est dans un état 1, Vc est porté au potentiel V1 tel que la différence Vg-V1 soit suffisante pour "allumer" le pixel, pendant une seconde durée t2 dépendant de chaque pixel, le circuit (10) est dans un état 2 de haute impédance, Vc varie de façon spontanée quasi linéairement de V1 à un potentiel Vd déterminé de manière à obtenir la brillance choisie pour les pixels "allumés", pendant une troisième durée t3 correspondant à T-(t1+t2), le circuit (10) est dans un état 3, Vc est porté et maintenu au potentiel V2 jusqu'au retour du circuit (10) à l'état 1,
- un circuit (16) de mise en forme délivrant des signaux commandant des passages d'un état à un autre du circuit (10) du type "trois états", lesdits signaux étant délivrés sur deux sorties Sm1 et Sm2 reliées respectivement à deux entrées Em1 et Em2 du circuit (10) de type "trois états", le circuit (16) de mise en forme ayant en outre une entrée E6 reliée à la sortie d'une alimentation (22) commune à tous les étages de commande, délivrant un signal S1 de durée t1, périodique de période T (temps de sélection d'une grille),
- un circuit (24) comparateur ayant une entrée E8 reliée à la sortie S du circuit (10) de type "trois états", une entrée E9 reliée à une sortie d'une alimentation (26) délivrant un potentiel V3>Vd, une entrée E10 reliée à une sortie d'une alimentation (28) délivrant un potentiel V4≦Vd, V4 étant réglable en fonction de la brillance de l'écran choisi, le circuit (24) comparateur délivrant sur une sortie Sc un signal de commande sur une entrée E7 du circuit (16) de mise en forme.

3. Dispositif selon la revendication 2, caractérisé en ce que le circuit (10) du type à "trois états" comprend :
- deux transistors T1 et T2 de type transistor à effet de champ, connectés entre eux par leur drain, la sortie S du circuit (10) du type à "trois états'' étant reliée à la connexion drain-drain des transistors T1 et T2, la source du transistor T2 étant reliée à l'entrée E2, la source du transistor T1 étant reliée à l'entrée E1,
- un étage de translation (30) relié aux entrées E1, E2, Em1, Em2, aux grilles des transistors T1 et T2, et à deux alimentations (18, 20) délivrant respectivement des potentiels A1 et A2, ledit étage (30) assurant la translation des potentiels A1 et A2 aux potentiels V2 et V2-Vs2 d'une part et des potentiels A1 et A2 aux potentiels V1 et V1+Vs1 d'autre part, Vs1 et Vs2 étant les tensions de seuil des transistors T1 et T2.

4. Dispositif selon l'une quelconque des revendications 2 et 3, caractérisé en ce que le circuit (24) comparateur comprend un circuit (40) résistif relié à l'entrée E9 et connecté au drain d'un transistor T3 de type transistor à effet de champ, ledit transistor T3 étant relié par sa grille à l'entrée E8 et par sa source à l'entrée E10, la connexion drain-­circuit (40) résistif est reliée à l'entrée d'un étage de translation (42) dont la sortie est reliée à la sortie Sc, cet étage de translation (42) est relié en outre à deux alimentations (18, 20) délivrant respectivement des potentiels A1, A2, cet étage de translation (42) assure la translation des potentiels V3 et V4 aux potentiels A2 et A1.

5. Dispositif selon l'une quelconque des revendications 2 à 4, caractérisé en ce que le circuit (16) de mise en forme comprend un circuit (17) réalisant une fonction décalage et un circuit (19) réalisant une fonction verrouillage délivrant respectivement des signaux de mise en forme sur les sorties Sm1 et Sm2.

Dessins