Processeur optique de signaux comportant un dispositif à transfert de charges, notamment suppresseur de biais pour corrélateur à intégration temporelle

Abstract

 Dans ce processeur optique, on soustrait terme à terme les N valeurs homologues de deux séries de valeurs résultant de l'intégration d'une énergie lumineuse frappant sélectivement des pixels photoactifs respectifs d'un dispositif à transfert de charges.
Selon l'invention, ce dispositif à transfert de charges comporte, sur un même composant:

• une zone image (ZI), comprenant un réseau d'au moins une ligne (11) comprenant 2N cellules (12a, 12b) constituées chacune d'un pixel photoactif intégrant l'énergie lumineuse (hν) correspondant à l'un des 2N termes des deux séries de valeurs par accumulation d'une charge électrique correspondante,
• une zone de transfert (ZT), recevant les charges cumulées dans les cellules et comprenant, pour ladite ligne ou pour chacune desdites lignes, des moyens soustracteurs (30) recevant successivement en entrée chacune des deux charges homologues (Q_m ; Q′_m), transférées de proche en proche le long de la ligne, des deux séries de valeurs et délivrant en sortie une charge résultante (Q_s) proportionnelle à la différence (Q_m - Q′_m) des deux charges appliquées en entrée, et
• des moyens de lecture, pour détecter lesdites charges résultantes successives délivrées par la zone de transfert et les transformer en un signal électrique de tension ou de courant.

Description

[0001] La présente invention concerne un processeur optique de signaux, notamment un corrélateur à intégration temporelle, comprenant un dispositif à transfert de charges, composant également connu sous la terminologie « réseau DTC » ou « réseau CCD » (pour Charge Coupled Device).

[0002] On sait en effet que les réseaux DTC peuvent être utilisés pour réaliser le traitement optique d'un signal (c'est-à-dire après que ce signal ait été converti d'électrique en optique), tout particulièrement dans les processeurs en deux dimensions opérant en temps réel par voie optique le traitement de signaux tel que ceux délivrés par des récepteurs radar ou de télécommunications.

[0003] A cet égard, il convient de préciser que, bien que l'on décrive ci-dessous une application de l'invention à un corrélateur à intégration temporelle à deux dimensions, cet exemple n'est qu'illustratif et la présente invention a une portée beaucoup plus générale que celle de cet exemple particulier.

[0004] Plus précisément, la présente invention est applicable à tout processeur optique de données mettant en oeuvre la détection d'un faisceau lumineux par un réseau DTC, que ce réseau se présente sous la forme d'un réseau unidimensionnel (« barrette DTC ») ou bidimensionnel, chaque fois que ce processeur devra opérer terme à terme la soustraction de deux séries de données, par exemple la soustraction de deux vecteurs (dans le cas d'un réseau unidimensionnel) ou des lignes ou colonnes de deux matrices (dans le cas d'un réseau bidimensionnel).

[0005] On connaît le principe du traitement optique des signaux, qui consiste, lorsque les largeurs de bande dépassent ce qui est admissible en électronique, à transformer le signal électrique à analyser en un faisceau modulé, cette modulation pouvant être réalisée soit par modulation directe d'une source (typiquement, une diode laser), soit par modulation indirecte d'une source laser émettant en continu, au moyen par exemple d'un composant opto-électronique.

[0006] Le faisceau modulé est alors soumis, par des moyens déviateurs tels que des moyens acousto-optiques, à un balayage selon une ou deux directions correspondant aux dimensions de l'espace de corrélation.

[0007] Diverses configurations de processeurs optiques utilisant cette technique sont décrites dans un article de P. V. Gatenby et R. J. Sadler, intitulé Acousto-optic Signal Processing, paru dans le GEC Journal of Research, Vol. 2, n°2, 1984, pages 88 à 95, auquel on pourra se reporter pour de plus amples détails.

[0008] La configuration de base d'un tel processeur optique est illustrée schématiquement sur la figure 1 des dessins annexés, dans un exemple correspondant au traitement optique du signal s_n(t) issu d'un récepteur radar, en vue de déterminer la fonction d'ambiguïté par intégration temporelle dans l'espace D/f_D, c'est-à-dire l'espace distance/vitesse (la vitesse étant représentée par la fréquence Doppler f_D).

[0009] Dans ce processeur, un premier faisceau d'une source laser S est modulé en 1 par le signal s_n(t) issu du récepteur radar. Le faisceau modulé produit est dévié dans la direction horizontale (avec la convention du dessin) par un modulateur acousto-optique 2 piloté par un signal échantillonné p(f_i) correspondant aux N échantillons du domaine distance pour le signal s_n(t).

[0010] Un second faisceau est dévié dans la direction perpendiculaire par un second modulateur acousto-optique 3 piloté par un signal r_m(t), également échantillonné, correspondant aux M cases Doppler du signal s_n(t).

[0011] Les deux faisceaux résultants frappent ensuite un dispositif à transfert de charges 4 (représenté isolément en plan, plus en détail, figure 2), formé d'un réseau 10 de M lignes 11 de N cellules 12 chacune, une seule de ces lignes ayant été illustrée sur cette figure.

[0012] On sait que, essentiellement, un dispositif à transfert de charges capte en chaque pixel exposé d'une zone image (référencée ZI sur la figure 2) un flux lumineux incident et transforme l'énergie correspondante en une charge électrique ; cette charge est emmagasinée à l'emplacement du pixel dans un condensateur élémentaire et vient s'accroître pendant toute la durée de l'exposition, dite « temps d'intégration ».

[0013] Les charges résultantes sont ensuite transférées de proche en proche dans le réseau jusqu'à parvenir(soit directement, comme illustré sur la figure 2, soit par l'intermédiaire d'une zone tampon non photoactive, dite « zone mémoire ») à un composant 40 capable de détecter chaque charge emmagasinée et de convertir celle-ci en une tension ou un courant utilisable par des circuits de traitement 5 disposés en aval.

[0014] Le résultat du traitement opéré par les circuits 5 sera la fonction d'ambiguïté, représentée en 6, permettant de déterminer la position de la cible poursuivie par le radar dans le domaine {distance, vitesse}.

[0015] L'une des difficultés rencontrées dans ce traitement tient au fait que, en opérant par voie optique, on va intégrer une énergie lumineuse et non plus une simple tension de signal, de sorte que la charge produite dans chaque cellule par le dispositif à transfert de charges se présentera sous forme d'une somme quadratique de deux termes (que l'on explicitera plus en détail par la suite), se décomposant donc en une somme de deux termes carrés et d'un terme produit.

[0016] Le terme produit de cette somme quadratique constitue le signal utile de la corrélation, tandis que la somme des deux termes carrés constitue la composante moyenne du niveau de base ou biais, qui se surajoute au signal utile et au pedestal de corrélation.

[0017] La présence de cette composante de biais crée une double difficulté:

• En premier lieu, elle augmente la valeur absolue du signal résultant, puisque le signal utile est augmenté de la composante de biais, qui est très supérieure aux signaux les plus faibles.
  Ceci va avoir pour conséquence d'accroître notablement la dynamique d'intégration, car il sera nécessaire d'intégrer le signal total pour n'en récupérer ensuite en sortie que le signal utile.
  On notera à cet égard que l'accroissement de dynamique provient du fait que l'on procède par voie optique, en n'intègrant plus une tension mais une puissance de signal (détection quadratique), doublant ainsi la dynamique nécessaire.
• En second lieu, on ne pourra pas prédire la valeur qu'on devra retrancher du résultat pour extraire le signal utile : en effet, le niveau de la composante de biais n'est pas constant car, comme on l'expliquera plus bas, elle dépend (entre autres) de la valeur moyenne du signal.

[0018] Il est donc nécessaire de prévoir un traitement particulier d'élimination de ce biais.

[0019] On notera incidemment que, de façon générale, on inclura également dans ce terme de « biais » la composante continue (en principe constante, quant à elle) surajoutée au signal modulant lors de la modulation afin de pouvoir traiter les composantes négatives du signal utile, en décadrant celui-ci vers les valeurs positives.

[0020] Le remède proposé par l'art antérieur consiste à utiliser deux composantes déphasées entre elles de π radians, à effectuer simultanément, avec elles, deux corrélations dans deux dispositifs à transfert de charges identiques, et à former la différence entre les échantillons résultants de ces deux corrélations, de manière à en extraire ainsi le seul signal utile.

[0021] En effet, le déphasage de l'un des signaux modulants va en changer le signe du terme produit mentionné plus haut, donc le signe de la composante utile du signal, mais pas le signe des deux termes carrés (du fait de l'élévation au carré). La soustraction des deux échantillons résultants permettra d'éliminer ces termes carrés, en ne conservant du signal que la seule composante utile.

[0022] Les aspects théoriques de ce traitement sont par exemple dévelopés dans un article de M. W. Casseday, N. J. Berg, I. J. Abramovitz et J. N. Lee, intitulé Wide-Band Signal Processing Using the Two-Beam Surface Acoustic Wave Acoustooptic Time Integrating Correlator, paru dans les IEEE Transactions on Sonics and Ultrasonics, Vol. SU-28, n°3, de mai 1981, pages 205 à 212, auquel on pourra se référer pour de plus amples détails.

[0023] En pratique, on utilise une configuration telle que celle illustrée figure 1, en dédoublant le faisceau optique généré par la source optique S et en dédoublant également le faisceau en sortie du premier modulateur acousto-optique au moyen d'un séparateur de faisceaux, et en modulant la seconde branche du faisceau d'entrée par un composant acousto-optique 3′ semblable au composant 3, mais piloté par un signal r_m*(t) déphasé de π par rapport au signal r_m(t).

[0024] Le faisceau résultant produit par cette seconde branche vient frapper un second dispositif à transfert de charges 4′, identique au dispositif à transfert de charges 4.

[0025] Les deux signaux issus des dispositifs à transfert de charges respectifs 4 et 4′ sont ensuite soustraits l'un de l'autre par un circuit 7 permettant l'élimination du biais, avant d'être appliqués au circuit de traitement 5.

[0026] Cette solution, si elle est satisfaisante sur le plan théorique, présente cependant deux séries d'inconvénients pratiques.

[0027] En premier lieu, elle oblige à dédoubler le faisceau et donc les composants optiques, avec les multiples difficultés qu'un tel dédoublement implique, notamment :

• l'accroissement du coût, dû au dédoublement des composants, à l'ajout d'un séparateur de faisceaux en amont et d'un circuit de traitement en aval pour effectuer la différence des signaux,
• la nécessaire correction des dispersions relatives des composants des deux branches (notamment celle des dispositifs à transfert de charges),
• les problèmes optiques d'alignement des faisceaux, notamment si l'on veut assurer une bonne tenue en température et aux vibrations,
• la nécessité d'éviter à tout prix une saturation optique ou électrique dans l'une des branches, sous peine d'une perte de signal,
• la dégradation importante du rapport signal/bruit, en raison du facteur de bruit supplémentaire introduit par les composants actifs additionnels ajoutés dans la chaîne.

[0028] La seconde série d'inconvénients tient au fait que la solution de l'art antérieur n'apporte aucun remède à la perte de dynamique introduite par le biais, qui n'est supprimé qu'en aval des dispositifs à transfert de charges.

[0029] En effet, on perd une partie importante de la dynamique du fait que l'on doit intégrer non seulement le signal utile proprement dit à corréler (ou à traiter d'une autre manière) mais également la composante de pedestal de corrélation, qui sera certes éliminée par la suite, mais dont le niveau propre est déjà de l'ordre de 70 dB. En outre, on doit se trouver dans une zone de fonctionnement exempte de compression du niveau, sous peine de rendre impossible toute élimination du biais..

[0030] Par ailleurs, les meilleurs dispositifs à transfert de charges actuels, par exemple ceux commercialisés sous la marque Dynasensor par Dalsa, Inc., ne possèdent qu'une dynamique de l'ordre de 120 dB, dynamique dont les limites sont essentiellement dictées par le risque de saturation de chaque pixel sous l'effet d'un éclairement trop prolongé (effet de débordement sur les pixels voisins), et surtout de saturation de l'amplificateur électrique de lecture du circuit de détection (une dynamique de 120 dB correspond à effet à une plage de tensions pouvant aller de 10 nV à 10 V, ce qui représente un écart de tension considérable). Dans de nombreuses applications, cette limite de 120 dB est encore néammoins insuffisante pour certains traitements ou certaines mesures que l'on souhaiterait effectuer.

[0031] Il serait donc souhaitable, pour cette raison, de pouvoir disposer d'une dynamique notablement supérieure à 120 dB, même si l'on ne doit utiliser que les 120 dB supérieurs, qui contiennent la zone utile du signal après suppression de la composante de biais ainsi que du pedestal de corrélation.

[0032] On pourrait certes, à cet effet, accroître la dynamique en utilisant deux dispositifs à transfert de charges distincts, le premier fonctionnant à la manière d'un dispositif à transfert de charges classique et le second, placé en aval du premier, n'étant pas photoactif mais servant à effectuer une seconde intégration pendant que l'intégration de base se poursuit dans le premier composant.

[0033] Mais le rapport signal/bruit serait dégradé de façon importante, car l'utilisation de deux composants séparés impose nécessairement une double conversion de signal ― conversion de la charge en une tension ou un courant, pour sortir du premier dispositif à transfert de charges, puis conversion de cette tension ou de ce courant en une charge, pour entrer dans le second dispositif à transfert de charges ―, contrainte très pénalisante en raison du facteur de bruit introduit par les composants actifs assurant ces conversions.

[0034] En outre, ce bruit serait multiplié par le nombre de transferts entre dispositifs à transfert de charges qui sera nécessaire à l'obtention du résultat.

[0035] Enfin, une telle technique augmenterait de façon importante la durée totale d'intégration en raison du temps de transfert des charges, de l'ordre d'une microseconde par échantillon, ce qui donnerait un temps total de 4 secondes à chaque transfert d'un réseau de 2000 x 2000 pixels par exemple (cas d'une sortie unique), ou 2 millisecondes dans le cas de 2000 sorties parallèles.

[0036] L'invention propose de pallier l'ensemble de ces inconvénients grâce à un processeur optique, notamment un suppresseur de biais pour un corrélateur à intégration temporelle, du type général précité, c'est-à-dire dans lequel on soustrait terme à terme les N valeurs homologues de deux séries de valeurs, ces valeurs résultant de l'intégration d'une énergie lumineuse frappant sélectivement des pixels photoactifs respectifs d'un dispositif à transfert de charges.

[0037] Mais, à la différence de l'art antérieur, l'invention propose, essentiellement, d'utiliser un dispositif à transfert de charges configuré de manière à permettre la suppression directe du biais à l'intérieur même du composant ― donc sans dégradation des performances, notamment en ce qui concerne la dynamique et le bruit) ― tout en conservant au signal son intégrité totale.

[0038] En suppprimant ainsi, à l'intérieur même du dispositif à transfert de charges, le biais généré, l'invention permet d'exploiter au mieux:

• toute la dynamique de l'amplificateur de lecture, dans le cas d'une utilisation directe,
• toute la dynamique d'intégration possible, dans le cas où l'on opère en aval une seconde intégration, cette seconde intégration étant alors de préférence réalisée directement sur le même composant, par transfert de charges, donc en manipulant des données renfermant le maximum d'informations utiles sur le résultat de la corrélation.

[0039] On supprime également les problèmes de dispersion entre dispositifs à transfert de charges et entre amplificateurs de lecture, problèmes qui se présentaient lorsque l'on devait recourir à deux dispositifs à transfert de charges distincts.

[0040] A cet effet, selon l'invention, le dispositif à transfert de charges du processeur comporte, sur un même composant:

• une zone image, comprenant un réseau d'au moins une ligne comprenant 2N cellules constituées chacune d'un pixel photoactif intégrant l'énergie lumineuse correspondant à l'un des 2N termes des deux séries de N valeurs, par accumulation d'une charge électrique correspondante, cette charge pouvant être ensuite transférée de proche en proche le long de la ligne jusqu'à une extrémité de celle-ci par séquencement du dispositif à transfert de charges,
• une zone de transfert, recevant les charges cumulées dans les cellules et comprenant, pour ladite ligne ou pour chacune desdites lignes, des moyens soustracteurs recevant successivement en entrée chacune des deux charges homologues, transférées de proche en proche le long de la ligne, des deux séries de valeurs et délivrant en sortie une charge résultante proportionnelle à la différence des deux charges appliquées en entrée, et
• des moyens de lecture, pour détecter lesdites charges résultantes successives délivrées par la zone de transfert et les transformer en un signal électrique de tension ou de courant.

[0041] De préférence, ladite ligne de 2N cellules est formée de deux lignes élémentaires parallèles de N cellules chacune, ces lignes élémentaires étant séquencées de façon concomitante, les N pixels de la première ligne élémentaire intégrant l'énergie lumineuse correspondant aux N termes respectifs de la première série de valeurs et les N pixels de la seconde ligne élémentaire intégrant l'énergie lumineuse correspondant aux N termes respectifs de la seconde série de valeurs.

[0042] Dans ce cas, les deux lignes élémentaires parallèles d'une même ligne sont de préférence disposées côte à côte sur ledit composant, de manière que deux pixels correspondant aux deux termes de même rang des deux séries se situent en une même région de ce composant.

[0043] De plus, une telle disposition permet l'utilisation d'une architecture optique unique avec un déphage {o, π} sur chaque composante du signal r_m*(t).

[0044] Dans un premier mode de réalisation, lesdits moyens soustracteurs sont des moyens capacitifs comprenant, pour ladite ligne ou pour chacune desdites lignes:

• un premier condensateur, susceptible de recevoir successivement, par transfert depuis la zone image, chacune des N charges correspondant à la première série de valeurs,
• un second condensateur, susceptible de recevoir successivement, par transfert depuis la zone image, chacune des N charges correspondant à la seconde série de valeurs lorsque le premier condensateur reçoit la charge de même rang de la première série de valeurs,
• des moyens pour commuter ces deux condensateurs en opposition préalablement à chaque nouveau transfert de charges, et
• des moyens pour commuter ces deux condensateurs en série après chacun des transferts de charges, de manière qu'apparaisse sur cet ensemble de condensateurs en opposition une charge égale à la différences des charges transférées dans les condensateurs respectifs.

[0045] Dans un second mode de réalisation, lesdits moyens soustracteurs sont également des moyens capacitifs, mais ils comprennent, pour ladite ligne ou pour chacune desdites lignes:

• un condensateur,
• des moyens pour coupler l'une des armatures de ce condensateur à la cellule contenant l'une des N charges correspondant à la première série de valeurs et pour coupler l'autre armature à la cellule contenant la charge homologue de la seconde série de valeurs, et
• des moyens pour coupler ensuite l'une des armatures du condensateur à un potentiel constant et découpler l'autre armature de la cellule à laquelle elle avait été couplée, de manière qu'apparaisse sur cette dernière armature une charge proportionnelle à la différence des deux charges contenues dans les cellules auxquelles le condensateur avait été couplé.

[0046] En outre, selon un second aspect de la présente invention, il est possible de mettre en oeuvre un second niveau d'intégration, sur le même composant.

[0047] L'idée de base consiste à élargir la dynamique des réseaux actuels en effectuant une double intégration, mais en réalisant la seconde intégration directement dans le composant, sans aucune sortie du signal hors de celui-ci ni transformation de la nature de l'information entre le début et la fin de cette double intégration.

[0048] En effet, si l'on peut rester à l'intérieur du composant au lieu d'en sortir, on n'introduira, du fait de l'absence de composant actif, aucun bruit supplémentaire, le traitement étant alors uniquement constitué d'opérations effectuées en arithmétique à transfert de charges.

[0049] Dans cette forme perfectionnée de réalisation du processeur de la présente invention, on prévoit à cet effet que :

• le dispositif à transfert de charges comporte en outre une zone mémoire, comprenant un second réseau de N cellules non photoactives dont le nombre de lignes est homologue de celui du premier réseau de la zone image, la zone de transfert recevant les charges cumulées dans les cellules de ce premier réseau et les transférant vers le second réseau où elles seront emmagasinées et lues par les moyens de lecture,
• la ligne, ou chacune des lignes, du second réseau est une ligne bouclée séquencée en même temps que la ligne correspondante du premier réseau et à la même cadence, cette ligne comprenant une entrée et une sortie, de manière à pouvoir recevoir sur cette sortie les charges introduites en entrée et transférées de proche en proche jusqu'à la sortie, et
• la zone de transfert comprend :

. des moyens diviseurs de charge, recevant une charge et donnant en sortie une charge réduite selon un rapport de division prédéterminé par rapport à la charge reçue, et

. des moyens pour ajouter cette charge réduite à la charge reçue en sortie de la ligne bouclée et réinjecter la charge totale résultante à l'entrée de la ligne bouclée de manière à l'y faire recirculer,

   le séquencement concomitant des lignes du premier réseau et du second réseau étant répété sur une pluralité de cycles, de manière à faire croître, par cumul dans la ligne bouclée des charges réduites successives, la charge correspondante du réseau mémoire et accroître ainsi, par la seconde intégration qui en résulte, la dynamique du dispositif à transfert de charges dans une proportion correspondant audit rapport de division prédéterminé.

[0050] Les moyens diviseurs de charge sont, en eux-mêmes, des dispositifs classiques, connus de l'homme du métier, et ils peuvent être indifféremment réalisés soit sous forme d'un diviseur capacitif, soit sous forme d'un diviseur électrique (à barrière de potentiel contrôlée).

[0051] Il en est de même pour les moyens additionneurs de charges.

[0052] Si les moyens diviseurs de charge sont des moyens diviseurs capacitifs, on peut combiner à cette forme perfectionnée de réalisation le second mode de réalisation précité.

[0053] En effet, la division des charges peut être alors avantageusement opérée directement par lesdits moyens soustracteurs, qui comprennent ainsi, pour ladite ligne ou pour chacune desdites lignes:

• un condensateur,
• des moyens pour coupler l'une des armatures de ce condensateur à la cellule contenant l'une des N charges correspondant à la première série de valeurs et pour coupler l'autre armature à la cellule contenant la charge homologue de la seconde série de valeurs, et
• des moyens pour coupler ensuite l'une des armatures du condensateur à un potentiel constant et découpler l'autre armature de la cellule à laquelle elle avait été couplée, de manière qu'apparaisse sur cette dernière armature une charge proportionnelle à la différence des deux charges contenues dans les cellules auxquelles le condensateur avait été couplé et constituant ladite charge réduite du rapport de division prédéterminé.

[0054] En variante, lesdits moyens diviseurs de charge peuvent également être des moyens diviseurs électriques.

[0055] De préférence, ledit rapport de division prédéterminé est de l'ordre de 1:100, ce qui permet d'obtenir un accroissement correspondant de dynamique de 40 dB.

[0056] Avantageusement, ladite ligne bouclée est réalisée sur le composant sous forme d'une ligne repliée formée de deux moitiés adjacentes de même longueur et transférant les charges dans des sens opposés.

[0057] Les cellules de la ligne bouclée repliée ont alors de préférence une largeur qui est approximativement celle de chacune desdites lignes élémentaires parallèles précitées du premier réseau, de manière que les lignes homologues de chacun des réseaux aient des largeurs respectives qui soient sensiblement identiques.

[0058] D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée ci-dessous, faite en référence aux dessins annexés.

[0059] La figure 1, précitée, montre un processeur optique de signal à élimination de biais, selon l'art antérieur.

[0060] La figure 2 montre le dispositif à transfert de charges du processeur optique de la figure 1, selon l'art antérieur.

[0061] La figure 3 est homologue de la figure 1, pour le processeur optique de la présente invention.

[0062] La figure 4 est homologue de la figure 2, pour le dispositif à transfert de charges utilisé par le processeur optique de la figure 3.

[0063] La figure 5 est un détail de la figure 4, correspondant à une ligne horizontale isolée du dispositif à transfert de charges.

[0064] La figure 6 montre la zone de transfert ZT de la figure 5, dans une autre phase de fonctionnement.

[0065] Les figures 7 et 8 sont homologues des figures 5 et 6, pour un second mode de réalisation de l'invention.

[0066] La figure 9 montre schématiquement un dispositif à transfert de charges selon l'invention comportant, outre une zone image ZI et une zone de transfert ZT, une zone mémoire ZM configurée de manière à opérer sur le composant même une seconde intégration du signal.

[0067] La figure 10 est un détail de la figure 9, correspondant à une ligne horizontale isolée du composant de la figure 9, avec ses mêmes zones.

[0068] La figure 11 est un schéma explicatif montrant la manière dont sont effectuées les opérations successives de soustraction, de division et de cumul des charges dans la zone de transfert du composant (région 30 de la figure 9).

[0069] On va maintenant exposer, en référence aux figures 3 et 4, les principes essentiels de la présente invention. Ces figures 3 et 4 sont homologues des figures 1 et 2 explicitées plus haut, et les mêmes références numériques désignent des éléments semblables sur les différentes figures.

[0070] De préférence, et comme cela a été illustré figure 3, le processeur de l'invention n'utilise qu'un seul faisceau pour chaque dimension du traitement, ce qui élimine toutes les difficultés d'alignement, de dispersion des composants, des tenues aux vibrations, etc. inhérents à un dédoublement des faisceaux modulés par r_m(t).

[0071] On remarquera cependant que cette caractéristique n'est pas indispensable, et que l'on pourrait imaginer que le dispositif à transfert de charges 4 soit illuminé conjointement par deux faisceaux distincts produisant chacun l'un des deux signaux déphasés de π, bien que cette configuration soit a priori moins intéressante que celle à faisceau unique.

[0072] Dans tous les cas, et à la différence des processeurs de l'art antérieur, le processeur de l'invention n'utilise cependant qu'un seul dispositif à transfert de charges 4, ce qui permet d'éliminer l'étage soustracteur 7 (figure 1).

[0073] Ce dispositif à transfert de charges 4 unique comporte, sur un seul et même composant, un réseau de (2M) x N cellules, chaque ligne 11 étant en fait dédoublée, comme on peut le voir plus en détail figure 4, en deux lignes élémentaires identiques 11a et 11b de N cellules chacune, désignées respectivement 12a et 12b, qui recevront chacune l'un des deux signaux déphasés de π radians destinés à permettre, comme on l'a évoqué plus haut, la suppression du biais par combinaison.

[0074] Les cellules 12a et 12b de la zone image ZI sont de structure classique, correspondant chacune à un pixel photoactif recevant une énergie lumineuse élémentaire hν et transformant celle-ci en une charge électrique qui va croître au fur et à mesure de l'illumination (phénomène d'intégration du flux lumineux).

[0075] Les charges accumulées dans les cellules respectives 12a et 12b seront combinées, de la manière que l'on exposera plus bas, par un circuit soustracteur 30 situé dans une zone de transfert ZT adjacente à la zone image ZI avant d'être appliquées à l'amplificateur de détection 40,

[0076] L'amplificateur de détection 40 transformera les charges emmagasinées dans la zone mémoire en signaux électriques de tension ou de courant et les délivrera vers l'extérieur pour traitement ultérieur. Cet aspect du composant est classique en tant que tel et ne sera pas exposé en détail pour cette raison ; on indiquera cependant que l'on peut utiliser tous les modes de lecture connus, à savoir, principalement la lecture simultanée, en parallèle, de toutes les lignes du réseau (avec dans ce cas autant d'amplificateurs 40 que de lignes) ou la lecture successive des différentes lignes, chacune étant transférée en séquence dans un registre tampon formé d'un registre à décalage comprenant le même nombre de pixels que chacune des lignes et relié, dans ce cas, à un unique amplificateur de détection 40.

[0077] Très avantageusement, les deux lignes élémentaires 11a et 11b correspondant à une même ligne 11 (c'est-à-dire à un même élément m des M échantillons) sont placés côte-à-côte, afin d'exploiter au mieux l'uniformité locale du cristal sur lequel est réalisé le dispositif à transfert de charges (cette configuration facilite en outre l'interconnexion des deux lignes élémentaires de chaque ligne 11, et simplifie l'alignement optique du faisceau par rapport aux composants).

[0078] On notera que, bien que cette variante n'ait pas été illustrée, le dispositif à transfert de charges peut également comporter, de manière en elle-même connue, outre la zone image ZI, une zone mémoire non photosensible, de même dimension (en nombre de cellules) que la zone image photosensible ZI, et servant de zone tampon dans laquelle les charges sont transférées depuis la zone image avant lecture par les amplificateurs de détection 40.

[0079] On va maintenant exposer la manière dont le signal est traité par ce processeur.

[0080] Le faisceau lumineux émis par la source 1 est modulé par un signal échantillonné s_n(t), correspondant au signal à analyser, de la forme :

[0081] s_n(t) = S_n(t) cos ωt, avec n ε [1, N],
signal que l'on va corréler avec un signal de référence, également échantillonné, de la forme:

[0082] r_m(t) = R_m(t) cos (ωt+φ), avec m ε [1, M].

[0083] Le produit de corrélation sera, pour l'échantillon (m,n) et au bout du temps d'intégration T (avec t ε [O, T]), une expression de la forme :


avec:

[0084] E (m,n,t) = [s_n(t) + r_m(t)]²,
soit encore :

[0085] E (m,n,t) = s_n²(t) + r_m²(t) + 2 s_n(t) r_m(t),
d'où l'on tire :

[0086] Si l'on substitue, dans cette expression, s_n²(t) et r_m²(t) par:

[0087] s_n²(t) = 1/2. S_n²(t). [1+cos 2ωt] et

[0088] r_m²(t) = 1/2. R_m²(t). [1+cos (2ωt+φ)],
on obtient :

[0089] Les termes en cosinus de s_n²(t) et r_m²(t) sont de fréquence double (2ωt) et donc à moyenne nulle sur le temps d'intégration.

[0090] Il reste donc une expression formée, d'une part, de deux termes :


constitutifs du biais à éliminer et, d'autre part, d'un troisième terme:


correspondant au signal utile.

[0091] La suppression du biais s'obtient en utilisant deux échantillons r_m et r_m* déphasés de π radians, ce qui donne pour l'échantillon r_m* une somme quadratique S_π (m,n), homologue de la somme quadratique S₀ (m,n) de l'échantillon r_m, de la forme :

[0092] Si l'on effectue la différence entre les deux sommes quadratiques correspondant aux deux signaux déphasés entre eux de π, on obtient:


qui représente le résultat recherché.

[0093] On notera que ce résultat est proportionnel à la valeur du signal de corrélation et non à son carré, comme ce serait le cas pour une intégration directe (cas de l'utilisation de deux faisceaux distincts, comme sur les figures 1 et 3).

[0094] Les figures 5 et 6 d'une part, et 7 et 8 d'autre part, montrent, respectivement, deux modes de réalisation possibles du circuit soustracteur 30 de la zone de transfert ZT.

[0095] Sur ces figures et sur les suivantes, on a symbolisé par un trait interrompu les différentes barrières de potentiel séparant les cellules du composant ; par souci de clarté, les moyens permettant de contrôler de façon coordonnée ces différentes barrières de potentiel, qui sont en eux-mêmes des moyens classiques, n'ont pas été représentés.

[0096] La fonction du circuit 30 est d'effectuer la différence entre les charges Q_n et Q′_n contenues dans les cellules respectives 12a et 12b des lignes élémentaires 11a et 11b.

[0097] Le but est en effet d'obtenir, en sortie du circuit 30, une charge Q_s qui soit égale ou proportionnelle à la différence (Q_m ― Q′_m), c'est-à-dire qui soit directement proportionnelle à la différence (S₀ (m,n) ― S_π (m,n)) explicitée plus haut, correspondant au signal utile de corrélation débarrassé de tout biais.

[0098] .Dans le premier mode de réalisation, illustré figures 5 et 6, le circuit soustracteur 30 comporte deux condensateurs 31 et 31′, de même capacité et dont le point commun 32 est relié sélectivement à la masse (ou à un potentiel constant de référence) par des moyens commutateurs 33, par exemple, un interrupteur MOS.

[0099] L'armature du condensateur 31 opposée au point commun 32 est reliée à la ligne de sortie 34 par l'intermédiaire d'un interrupteur 35, tandis que l'armature du condensateur 31′ opposée au point commun 32 est reliée à la masse (ou à un potentiel constant de référence) par un interrupteur 34.

[0100] Dans une première phase du cycle, correspondant à la situation de la figure 5, le point milieu 32 est relié à la masse (interrupteur 33 fermé) et les armatures opposées des condensateurs 31 et 31′ sont toutes deux laissées en l'air (interrupteurs 34 et 35 ouverts). On transfère alors, par les moyens classiques de la technique du dispositif à transfert de charges, la charge Q_m de la cellule 12a vers le condensateur 31 et la charge Q′_m de la cellule 12b vers le condensateur 31′.

[0101] Dans le cas d'un réseau bidimensionnel, on procède de même, simultanément, pour toutes les autres lignes du composant.

[0102] Dans la seconde phase du cycle, correspondant à la situation de la figure 6, on ouvre l'interrupteur 33 et on ferme les interrupteurs 34 et 35. Les deux condensateurs 31 et 31′ vont alors se trouver en montage série, équivalant à un condensateur unique portant entre les deux armatures extrêmes une charge (Q_m ― Q′_m) correspondant à la charge différentielle Qs recherchée.

[0103] Cette charge Qs sera alors transférée par la ligne 34 soit vers la sortie du composant pour détection et amplification, soit vers un second réseau d'intégration, comme cela sera décrit plus bas en référence aux figures 9 à 11.

[0104] Dans le second mode de réalisation, illustré figures 7 et 8, le circuit soustracteur 30 de chacune des lignes 11 utilise un unique condensateur 37, de capacité C, dont l'une des armatures peut être reliée, par un interrupteur 38, soit à la cellule 12a, soit à la ligne de sortie 34 et dont l'autre armature peut être reliée, par un interrupteur 38′, soit à la cellule 12b, soit à la masse ou à une source de potentiel constant de référence.

[0105] Dans la première phase du cycle, correspondant à la situation de la figure 7, les armatures respectives du condensateur 37 sont reliées aux cellules 12a et 12b, ce qui va provoquer la mise en commun de la charge Q_m qui se trouvait dans la cellule 12a et de la charge Q′_m qui se trouvait dans la cellule 12b entre ces deux cellules (de capacité D chacune) et le condensateur 37 (de capacité C).

[0106] Dans la seconde phase du cycle, correspondant à la situation de la figure 8, on découple le condensateur 37 des cellules 12a et 12b, on met à la masse par l'interrupteur 38′ son armature inférieure (c'est-à-dire celle correspondant à la ligne élémentaire 11b) et on relie par l'interrupteur 38 son armature supérieure (c'est-à-dire celle correspondant à la ligne élémentaire 11a) à la ligne de sortie 34.

[0107] Le résultat est, aux bornes du condensateur 37, une charge Qs donnée par:

correspondant au résultat recherché.

[0108] On voit que, dans ce dernier mode de réalisation, on peut opérer simultanément la soustraction des charges et la division du résultat d'un rapport n prédéterminé, égal ici à (C/C+D), ce qui est particulièrement avantageux dans le cas où l'on effectue sur le composant même une seconde intégration en aval de la zone de transfert ZT, comme on va l'expliquer en référence aux figures 9 à 11.

[0109] Le réseau illustré sur ces figures 9 à 11 est celui d'un dispositif à transfert de charges à deux zones image et mémoire séparées, comme cela existe déjà dans certains dispositif à transfert de charges classiques.

[0110] La référence 10 désigne le réseau de la zone image ZI, et la référence 20 le réseau de la zone mémoire ZM. Ces deux réseaux sont interconnectés par la zone de transfert ZT, dont la structure et le fonctionnement particuliers, que l'on décrira plus bas, sont caractéristiques de ce perfectionnement de l'invention.

[0111] Comme cela est bien connu, la zone image ZI du composant est photoactive ; elle intègre le signal lumineux pendant un temps donné jusqu'à ce que le résultat atteigne une fraction du niveau de saturation, fonction de la qualité recherchée et, à la fin de chaque intégration, elle transfère son contenu à la zone mémoire ZM.

[0112] Mais un tel réseau, dans sa configuration classique, ne fait que transférer les données de la zone image vers la zone mémoire, ce transfert étant réalisé en outre à cadence rapide de manière à minimiser le temps de latence du traitement. La zone mémoire est alors relue à cadence plus lente pendant un nouveau cycle d'intégration de la zone image, pour restituer l'information emmagasinée. Il n'est alors plus possible, après le transfert, de continuer à intégrer le signal optique initial.

[0113] À la différence de ces réseaux de l'art antérieur, l'invention propose essentiellement, dans cette forme de réalisation perfectionnée à double niveau d'intégration, de conserver dans la zone mémoire la charge pendant un grand nombre de cycles d'intégration de la zone image et de faire croître cette charge, de transfert en transfert, en ajoutant à la charge déjà présente dans la zone mémoire une fraction de la charge emmagasinée dans la zone image et que l'on vient de transférer.

[0114] On peut ainsi augmenter la dynamique du réseau DTC de la fraction de charge utilisée dans le transfert.

[0115] On va maintenant exposer plus en détail la structure de chacune des lignes du composant, en référence à la figure 10 (le composant pouvant, le cas échéant, ne comporter qu'une seule ligne, dans le cas d'une barrette DTC).

[0116] A la fin de l'intégration, les charges accumulées dans chacun des pixels vont être transférées, de proche en proche, jusqu'à la zone de transfert ZT par contrôle approprié, selon un séquencement précis et coordonné, des barrières de potentiel séparant chacun des pixels. Ce transfert des charges de proche en proche par contrôle des barrières de potentiel séparant les différents pixels ou cellules est caractéristique de tous les dispositifs à transfert de charges et ne sera pas décrit en détail pour cette raison.

[0117] La ligne 21 du réseau constituant la zone mémoire ZM est également classique, et comprend une pluralité de cellules telles que 22, en nombre égal à celui des cellules 12a, 12b de la ligne 11 de la zone image ZI, et séparées les unes des autres par des barrières de potentiel dont le contrôle par des signaux d'horloge appropriés permet d'assurer le décalage des charges le long de la ligne, depuis la première cellule 23 jusqu'à la dernière cellule 24.

[0118] Cette ligne 21 de la zone mémoire présente cependant deux caractères originaux par rapport à un composant classique:

• En premier lieu, elle est bouclée, c'est-à-dire que l'on va permettre non seulement un décalage, mais également une recirculation des charges dans la ligne, en réinjectant lors du décalage des charges, au moyen d'un élément 39 que l'on décrira plus bas, la charge de la dernière cellule 24 vers la première cellule 23 de la ligne.
• En second lieu, on réalise la ligne 21 sous forme repliée, c'est-à-dire qu'on la réalise sous forme de deux demi-lignes parallèles et contiguës 21a et 21b, les charges circulant dans chaque demi-ligne en sens inverse de manière à ramener, physiquement, la première cellule 23 à proximité de la dernière cellule 24.

[0119] On notera que cette seconde caractéristique (ligne repliée), à la différence de la première (ligne rebouclée), n'est pas indispensable à la mise en oeuvre de l'invention ; on pourrait en effet prévoir une ligne 21 non repliée, avec une liaison de retour permettant de ramener la charge de la dernière cellule (qui alors se trouverait à l'extrême droite du composant, avec les conventions de figure) vers la zone de transfert, située en partie centrale du composant.

[0120] Cette liaison longue de retour serait cependant pénalisante, tant du point de vue technologique (le dessin du composant serait rendu plus complexe) qu'électrique (du fait des pertes introduites par ce transfert).

[0121] Il est avantageux, si la seconde caractéristique est utilisée, que la largeur (dimension physique dans la direction perpendiculaire à celle de la ligne, c'est-à-dire dans la direction verticale avec les conventions de la figure) des cellules 22 de la zone mémoire ZM soit approximativement la même que celle des cellules 12 de la zone image ZI, afin que la largeur d'ensemble W des deux lignes 11 et 21 mises bout à bout soit sensiblement constante, ce qui permet d'optimiser la surface occupée sur le substrat et le rendement photoélectrique du composant (cellules jointives).

[0122] La zone de transfert ZT comporte de préférence les moyens soustracteurs 30 du second mode de réalisation exposé plus haut à propos des figures 7 et 8, c'est-à-dire qui réalisent, outre la soustraction, une division de la charge résultante.

[0123] Ces moyens 30 assurent, d'une part, le transfert (après soustraction et division) des charges de la zone image ZI vers la zone mémoire ZM et, d'autre part et de façon caractéristique de la double intégration, la recirculation des charges emmagasinées dans la zone mémoire et le traitement permettant d'effectuer sur ces charges la seconde intégration.

[0124] À cet effet, la charge sur le condensateur 37 sera ajoutée à la chaque Qg déjà présente dans la cellule de la ligne du réseau mémoire correspondant au pixel en question au moyen d'un additionneur de charge 39, la charge résultante Qg+Qs étant réinjectée dans la ligne du réseau de la zone mémoire au cycle suivant, à la place de Qg, afin de l'y faire recirculer.

[0125] Le rapport de division n prédéterminé sera choisi de manière que la charge cumulée au bout du temps final d'intégration (lui-même dépendant du nombre de cycles de recirculation dans la zone mémoire) atteigne un niveau généralement inférieur au niveau de saturation du réseau.

[0126] Il est, dans l'exemple illustré, de 100:1. Les capacités D des cellules 12a et 12b ont alors une valeur D = 99 C, C étant la capacité du condensateur 37. De la sorte, on a (C/C+D) = 0,01, et on retrouve sur le condensateur 37 une charge de valeur 0,01x(Q_m ― Q′_m).

[0127] On notera incidemment qu'il n'est pas nécessaire d'utiliser des moyens diviseurs et additionneurs de charge capacitifs, mais que l'on peut également utiliser, au lieu de ces moyens capacitifs, des moyens électriques opérant (de manière connue en tant que telle) une division au moyen d'un champ électrique contrôlé (barrière de potentiel) ou provoquant une décharge contrôlée d'une fraction 0,99 Q_m de la charge.

[0128] On va maintenant décrire la manière dont a lieu le séquencement du transfert.

[0129] À l'instant t de l'intégration, on aura :

[0130] t = k.T + (k―1).T_t′, avec: 0 < t < T₂

k

étant le rang de la dernière intégration effectuée (k étant compris entre 1 et une valeur maximale correspondant au nombre de cycles d'intégration prévu, par exemple 100 cycles),

T

étant la durée de chacune des intégrations de la zone image,

T_t

étant le temps de transfert de la zone image vers la zone mémoire via la zone de transfert, et

T₂

étant le temps total d'intégration, recouvrant les deux intégrations réalisées, respectivement et de façon concomitante, dans la zone image et dans la zone mémoire.

[0131] Au cycle d'horloge suivant, on obtient sur le condensateur 37 la charge Q_s.

[0132] Pendant ce même cycle élémentaire d'horloge, on rajoute la charge Q_s à celle Q_g déjà contenue dans la dernière cellule de la zone mémoire et obtenue par les transferts antérieurs, et on réinjecte cette charge en entrée de cette même ligne de la zone mémoire, la charge Q_g devenant ainsi Q_g+Q_s.

[0133] On opère ainsi successivement pour chacun des pixels de la ligne (il peut y avoir, par exemple, 2000 pixels par ligne), en poursuivant les deux intégrations concomitantes sur le nombre de cycles voulus, par exemple cent cycles d'intégration.

[0134] A l'instant t = T₂, après le dernier transfert de la zone image, on arrête l'intégration.

[0135] On lit alors la charge contenue dans la zone mémoire et on la transforme en une tension ou un courant.

[0136] L'effet de la double intégration est de procurer une dynamique totale qui est la somme de la dynamique propre du dispositif à transfert de charges de la zone image avec la fraction de charge utilisée par le réseau de la zone mémoire. Avec un facteur de division n de 100 : 1 (avec par exemple C = 1 pF et D = 99 pF), on obtient un gain de 40 dB par la seconde intégration, soit une dynamique de traitement de 120T + 40 = 160 dB, avec un composant peu différent des composants de l'art antérieur en ce qui concerne ses dimensions et son séquencement.

[0137] On notera cependant que, du fait du bruit surajouté à la lecture en aval du second réseau et du pedestal de corrélation, l'information utile en sortie demeure dans le haut des 160 dB de la dynamique totale du traitement interne, et donc est parfaitement utilisable.

[0138] Les avantages de cette seconde intégration sont principalement les suivants:

• du fait que le signal ne sort jamais du composant entre le début et la fin de l'intégration, le résultat conserve toute son intégrité (aux défauts près du dispositif à transfert de charges et à leur traitement) ;
• le composant étant structurellement peu différent des composants actuels, l'augmentation de performances se fait sans surcoût appréciable, alors qu'une double intégration par deux dispositifs à transfert de charges distincts grèverait de façon importante le prix d'ensemble ;
• le rapport signal/bruit est excellent, du fait que le bruit n'est introduit qu'une seule fois (lors de la lecture finale, à la fin du temps d'intégration total T₂) et en un seul endroit (en sortie du composant).

Revendications

1. Processeur optique de signaux du type comportant deux réseaux semblables à transfert de charge, chacun des réseaux à transfert de charge comportant une zone image constituée de cellules photodétectrices disposées en m lignes et n colonnes chacune des cellules produisant une charge électrique Q_m fonction d'un éclairement instantané et d'un temps d'éclairement, chacun des réseaux comportant des moyens pour transférer d'une cellule dite précédente vers une cellule dite suivante la charge électrique accumulée pendant le temps d'éclairement, la dernière des cellules de chaque ligne transférant sa charge sous forme d'une grandeur vers un moyen extérieur à la zone image, les lignes des deux réseaux étant éclairées en séquence selon un séquencement identique aux deux réseaux par un pinceau lumineux modulé par un signal S_(n)t dévié parallèlement aux lignes pour les deux réseaux par un premier signal ρ(f_t) et parallèlement aux colonnes par un second signal r_(m)t pour l'un des réseaux et r*_(m)t conjugué du signal R(_m)t pour l'autre réseau, caractérisé en ce que chaque ligne 11a du premier réseau est disposée parallèlement à une ligne correspondante 11b du second réseau l'ensemble des couples de lignes ainsi formé constituant un réseau unique d'un composant unique de n colonnes et m couples de lignes.

2. Processeur optique selon la revendication 1, caractérisé en ce que le nombre m de ligne est égal à 1 et en ce que le signal R(_m)t est une constante.

3. Processeur optique selon la revendication 1, caractérisé en ce que chacun des couples de lignes est formé de deux lignes adjacentes chacune des cellules d'une ligne étant adjacente à une cellule de l'autre ligne.

4. Processeur optique selon la revendication 3, caractérisé en ce que le moyen extérieur à la zone image est constitué par une zone de transfert recevant la grandeur issue de chaque dernière cellule de la zone image sous forme d'une charge, la zone de transfert étant équipée de moyens soustracteurs passifs pour soustraire la charge issue de l'une des lignes formant un couple, de la charge issue de l'autre ligne du couple.

5. Processeur optique selon la revendication 4, caractérisé en ce que la zone de transfert est sur le même composant que la zone image.

6. Processeur optique selon la revendication 5, caractérisé en ce que la charge reçue de la zone image dans la zone de transfert est la totalité de la charge de chaque dernière cellule de la zone image.

7. Processeur optique selon la revendication 5, caractérisé en ce que la charge reçue de la zone image est une fraction connue de la charge contenue dans chaque dernière cellule de la zone image.

8. processeur optique selon la revendication 6, caractérisé en ce que les moyens soustracteurs sont des moyens capacitifs comprenant pour chacun des couples de lignes de la zone image deux condensateurs (31, 31′) ayant chacun deux armatures, associées à trois commutateurs (33, 34, 35) et des moyens permettant le transfert de la charge de la dernière cellule de chacune des deux lignes du couple respectivement vers les condensateurs (31, 31′), les condensateurs ayant l'une de leurs armatures reliée à un point commun (32) lui-même relié au commutateur (33), l'autre armature de chacun des condensateurs étant reliée respectivement au commutateur (34) et au commutateur (35).

9. Processeur optique selon la revendication 7, caractérisé en ce que les moyens soustracteurs sont des moyens capacitifs comportant pour chaque couple de ligne une capacité (37) comportant deux armatures chacune des armatures étant reliée alternativement selon le même séquencement que celui de la zone image au moyen de commutateurs (38, 38′), dans un premier temps à chacune des dernières cellules des deux lignes formant le groupe puis dans un second temps à un point de tension de référence pour l'une des armatures et à une sortie (34) pour l'autre.

10. Processeur optique selon la revendication 6, caractérisé en ce que les moyens soustracteurs sont des moyens électriques.

11. Processeur optique selon la revendication 7, caractérisé en ce que les moyens soustracteurs sont des moyens électriques.

12. Processeur optique selon la revendication 7, caractérisé en ce que le dispositif à transfert de charge comporte en outre et sur le même composant une zone mémoire (ZM) comprenant un second réseau (20) composé de cellules non photoactives aptes à stocker des charges électriques disposées en lignes et colonnes et comportant pour chaque ligne autant de cellules n que le nombre de cellules des lignes de la zone image, le nombre de lignes étant quant à lui égal au nombre de couples de lignes m de la zone image, chacune des lignes (21) ainsi constituée comportant une première cellule (23) et une dernière cellule (24), la zone mémoire comportant des moyens de transfert pour transférer en séquence la charge d'une cellule précédente à une cellule suivante, la première cellule (23) recevant par l'intermédiaire d'un additionneur (39) les charges contenues dans la zone de transfert (30) d'une part, et dans la dernière cellule de la ligne (24) d'autre part, le séquencement du transfert dans la zone mémoire étant le même que le séquencement du transfert dans la zone image.

13. Processeur optique de signaux selon la revendication 12, caractérisé en ce que chaque ligne de la zone mémoire est constituée de deux demi-lignes parallèles et adjacentes chaque cellule de la seconde demi-ligne étant adjacente à une cellule de la première demi-ligne.

14. Processeur optique selon la revendication 13, caractérisé en ce que la largeur de chaque demi-ligne de la zone mémoire est sensiblement égale à la largeur des lignes de la zone image.

Dessins