|
(11) | EP 0 525 168 B1 |
| (12) | FASCICULE DE BREVET EUROPEEN |
|
|
| (54) |
DEMULTIPLEXEUR COMPRENANT UNE PORTE A TROIS ETATS DEMULTIPLEXER MIT TRI-STATE-GATTERANORDNUNG DEMULTIPLEXER COMPRISING A THREE-STATE GATE |
|
|
|||||||||||||||||||||||||||||||
| Il est rappelé que: Dans un délai de neuf mois à compter de la date de publication de la mention de la délivrance de brevet européen, toute personne peut faire opposition au brevet européen délivré, auprès de l'Office européen des brevets. L'opposition doit être formée par écrit et motivée. Elle n'est réputée formée qu'après paiement de la taxe d'opposition. (Art. 99(1) Convention sur le brevet européen). |
[0001] La présente invention concerne généralement les démultiplexeurs et en particulier un circuit à un seul étage qui fonctionne comme un démultiplexeur à deux étages. Dans ses caractéristiques les plus générales, le circuit peut être utilisé comme porte à trois états.
[0002] Les afficheurs de télévision et d'ordinateurs à cristaux liquides (LCD) sont connus dans l'état de la technique. Par exemple, se référer aux brevets Américains 4.742.346 et 4.766.430, accordés tous deux à G.G. Gillette et al. et pris ici comme référence. Les afficheurs du type décrit dans les brevets Gillette comprennent une matrice de cellules à cristaux liquides qui sont disposées aux croisements de lignes de données et de lignes de sélection. Les lignes de sélection sont sélectionnées en séquence pour produire les lignes horizontales de l'affichage. Les lignes de données appliquent les signaux de brillance aux colonnes de cristaux liquides au fur et à mesure que les lignes de sélection sont sélectionnées en séquence. Chaque cellule de cristal liquide est associée avec un dispositif de commutation par lequel une tension en forme de rampe est appliquée aux cellules de cristaux liquides dans la ligne de sélection. Chacun des dispositifs de commutation est tenu par un comparateur, ou un compteur, qui reçoit le signal de brillance (échelle de gris) pour permettre à la tension en forme de rampe de charger le dispositif associé à cristaux liquides à une tension proportionnelle au niveau de brillance reçu de la ligne de données par le comparateur. Quand l'afficheur est un afficheur de télévision en couleurs, le signal entrant est analogique et doit être numérisé. Chaque ligne de données de l'afficheur doit donc être associée avec un démultiplexeur qui a un nombre d'étages suffisant pour appliquer tous les bits d'information du signal de brillance numérisé au comparateur pour cette ligne.
[0003] Dans l'état de la technique, des multiplexeurs à deux étages sont utilisés pour réduire le nombre de connections. Par exemple, un afficheur avec mille lignes de données et huit bits d'échelle de gris nécessite le chargement d'un total de huit mille éléments d'information pour chaque ligne d'image et nécessiterait 180 connections (deux fois la racine carrée de huit mille). Même avec un démultiplexeur optimisé à un étage, c'est un nombre de sorties excessif. Un démultiplexeur à deux étages réduit considérablement le nombre de connections en proportion avec la racine cubique, au lieu d'être en proportion avec la racine carrée (trois fois la racine cubique de huit mille). Le nombre de sorties est donc réduit de 180 à 60 par l'utilisation d'un démultiplexage à deux étages.
[0004] Un circuit de démultiplexage à deux étages de l'état antérieur de la technique est montré sur la Figure 1. Le démultiplexeur 10 comprend les sections 15-1 à 15-N, une pour chaque bit du mot numérisé. Chaque section 15 comprend une borne d'entrée de données 11, un condensateur 12, un noeud d'entrée 13, un noeud intermédiaire 14 et des noeuds de sortie 16. Le condensateur 12 mémorise le signal de données à l'entrée pour garder le noeud 13 au niveau d'entrée de données. Des condensateurs supplémentaires 17 et 18 gardent les noeuds 14 et 16 respectivement à leurs niveaux de tension appliquée. Chaque section d'entrée de données 15 a un étage binaire de poids fort MSB (pour "Most Significant Bit" en langue anglaise) incluant plusieurs transistors 19 d'un nombre égal au nombre de lignes MSB (dont trois, M1, M2, M3, sont montrées) dans l'étage. L'électrode de commande de chaque transistor est connectée à l'une des lignes MSB M. Chaque section d'entrée de données 15 a aussi un étage binaire de poids faible LSB (pour "Least Significant Bit" en langue anglaise) comprenant plusieurs transistors 21 d'un nombre égal au nombre de lignes LSB (dont quatre, L1 à L4, sont montrées) dans l'étage. L'électrode de commande de chaque transistor 21 est connectée à une des lignes LSB L. Les transistors 19 et 21 sont de préférence des transistors à couches minces TFT (pour "Thin Film Transistors" en langue anglaise). La liaison conductrice de chaque MSB TFT 19 est connectée en série avec les liaisons conductrices de tous les LSB TFT 21. En conséquence, chaque signal d'entrée est connecté à une ligne de sortie à travers deux TFT. Ainsi, quand une ligne MSB et une ligne LSB sont hautes simultanément, le courant s'écoule du noeud d'entrée 13 à un noeud de sortie 16 par les liaisons conductrices des TFT conducteurs. Par exemple, quand la ligne MSB M2 et la ligne LSB L3 sont hautes simultanément, les transistors 19-2 et 21-3 sont passants et le courant s'écoule du noeud d'entrée 13 au noeud de sortie 16.
[0005] Dans une situation d'excursion complète de tension, le ralentissement causé par l'impédance drain-source de deux TFT en série est dans un rapport d'environ deux, c'est-à-dire qu'un courant environ moitié plus fort passe par la combinaison en série et il faut environ deux fois plus longtemps pour charger le noeud 16. Cependant, dans les applications à grande vitesse, comme celles d'afficheur à LCD, le temps disponible pour le transfert de signal est très court et les excursions de signaux au noeud 14 ne sont pas les excursions complètes de tension. L'effet complet d'une combinaison de transistors en série dans un afficheur à grande vitesse est donc beaucoup plus mauvais qu'un rapport de deux. Dans la Figure 2, la tension d'entrée de données 22 s'élève fortement puis est sensiblement plate. La tension 23 sur le noeud 14 monte à peu près linéairement dans le temps.
[0006] Cependant, la tension 24 sur le noeud 16 s'élève beaucoup plus lentement que celle sur le noeud 14. Ceci a lieu parce que le courant qui passe par l'étage décodeur de bit de poids faible vers le noeud de sortie 16 est proportionnel à la tension sur le noeud 14, qui s'élève à peu près linéairement avec le temps. La tension réelle sur le noeud de sortie 16 augmente proportionnellement au carré du temps. Par conséquent, pendant la courte période disponible pour le transfert de tension dans les applications avec LCD, le signal accouplé au noeud 16 est très faible. La réponse en fréquence de cet arrangement de démultiplexeur est donc limitée.
[0007] Pour ces raisons, il y a besoin d'un démultiplexeur à un étage qui permette la réduction du nombre de connections d'entrée possible avec un démultiplexeur à deux étages, tout en rendant possible simultanément la vitesse de fonctionnement nécessaire pour les dispositifs d'affichage à LCD et autres types. La présente invention satisfait ces besoins. L'invention est comme définie dans la revendication 1.
[0008] Cette invention peut être utilisée avec l'invention décrite dans la demande de brevet S/N 600.046 déposée le 19 Octobre 1990 par Dora Plus et Léopold A. Harwood et qui a pour titre "Système pour l'application de signaux de brillance à un dispositif afficheur et Comparateur pour le réaliser".
[0012] Les Figures 4a et 4b montrent des profils d'onde exemplaires de LSB et MSB respectivement, pour le mode de réalisation de la Figure 3.
[0013] La Figure 3 montre un démultiplexeur 25 ayant N sections 30-1 à 30-N pour démultiplexer N signaux. Chaque section 30 comprend une borne d'entrée de données 31 et une pluralité de noeuds de sortie 32. Une pluralité de dispositifs de commutation à semi-conducteurs 33, qui sont de préférence des transistors à couches minces (TFT) ont des liaisons conductrices connectées entre la borne d'entrée 31 et les noeuds respectifs de sortie 32. Un bus 34 à bits de poids fort (MSB) comprend un premier nombre de lignes 34-1 à 34-X. Un bus 35 à bits de poids faible (LSB) comprend un deuxième nombre de lignes 35-1 à 35-Y. Le produit du nombre total de lignes dans le bus à MSB 34 et dans le bus à LSB 35 est égal à 2N. Ainsi, par exemple pour un démultiplexeur de rapport 2N = 256 à un, le bus à MSB peut comprendre 32 lignes et le bus à LSB 8 lignes. L'électrode de commande de chaque TFT 33 est couplée à l'une des lignes MSB 34 par un moyen de couplage de signaux 36, qui est de préférence un condensateur. De plus, l'électrode de commande de chacun des TFT 33 est couplée par un moyen de couplage 37, qui est aussi de préférence un condensateur, à l'une des lignes LSB 35. En fait, les condensateurs sont connectés en série aux jonctions, et les jonctions connectées aux électrodes de commande. Le nombre total de transistors à couches minces TFT 33 dans chaque section 30 du démultiplexeur 25 est un multiple du nombre de lignes dans le bus à MSB fois le nombre de lignes dans le bus à LSB 35.
[0014] Des transistors supplémentaires à couches minces 38 ont leur liaison conductrice connectée entre l'électrode de commande des TFT 33 et un potentiel de référence. L'électrode de commande des TFT 38 est connectée à une ligne préchargée 39 et en conséquence, les TFT 38 servent de moyen pour précharger les électrodes de commande des TFT 33 à une tension sensiblement égale à la tension de blocage des TFT 33 ; dans l'exemple donné, cette tension est la masse.
[0015] L'invention présentée sur la Figure 3 élimine le noeud 14 du démultiplexeur de l'état de la technique montré sur la Figure 1 et ainsi, ressemble structurellement à un démultiplexeur à un étage. Cependant, l'équivalent de deux niveaux de démultiplexage est obtenu par le couplage du signal de démultiplexage sur chacune des lignes MSB et chacune des lignes LSB aux électrodes de commande respectives en passant par les condensateurs 36 et 37, qui sont équivalents. Les TFT 38 préchargés sont utilisés pour précharger simultanément les électrodes de commande des TFT 33 de toutes les sections 30 à un potentiel fixe avant que le fonctionnement normal du démultiplexeur ne commence.
[0016] En fonctionnement, les lignes de décodage MSB 34 et les lignes de décodage LSB 35 fonctionnent dans une plage de -20 à +20 volts. Des exemples de profils d'onde de tension qui peuvent être utilisées pour une des lignes LSB 35 et une des lignes MSB 34 sont présentés sur les Figures 4a et 4b respectivement. Les coefficients d'utilisation pour les profils d'onde LSB et MSB sont égaux à l'inverse du nombre de lignes dans le bus auquel les profils d'onde sont appliqués. Aussi, le rapport des largeurs d'impulsion d'activation est égal à Y, donc pour l'exemple donné ci-dessus, l'impulsion 42 est huit fois plus large que l'impulsion 41. Supposons que les potentiels des lignes MSB et LSB sont VM et VL respectivement et que les condensateurs 36 et 37 sont égaux. La tension couplée à l'électrode de commande est en gros égale à (VM + VL)/2. Ainsi, quand VM et VL sont tous deux égaux à -20 volts, la tension à l'électrode de commande est -20 volts. Quand l'un des potentiels VM ou VL est de +20 volts et l'autre de -20 volts, la tension appliquée à l'électrode de commande est nulle. Pour ces trois conditions, le TFT 33 reste à son état préchargé bloqué. Quand les deux VM et VL sont égaux à +20 volts, la tension de 20 volts est couplée à l'électrode de commande du TFT 33 et le TFT est mis sous tension brutale pendant un temps court déterminé par la largeur d'impulsion du signal ayant la largeur la plus faible. Une impulsion de précharge PC est appliquée à la fin de chaque période de ligne pour remettre les TFT 33 à la tension désirée de précharge.
[0017] Les TFT 33 restent bloqués jusqu'à ce que deux entrées positives soient reçues simultanément. Par conséquence, dans son application la plus large, le circuit objet de l'invention peut être utilisé comme porte à trois états à transistor unique. Un avantage du circuit objet de l'invention réside dans le fait qu'il transfère la tension de la borne d'entrée 31 au noeud de sortie 32 à travers un transistor unique et qu'il est donc suffisamment rapide pour être utilisé dans un afficheur à cristaux liquides.
1. Démultiplexeur (25) comportant N sections (30) pour décoder un signal numérique, chacune
de ces sections (30) comportant une borne d'entrée de données (31) et au moins un
noeud de sortie (32) ainsi qu'un bus à bits de poids fort (34) comportant une pluralité
de lignes (34-1, 34-x) et un bus à bits de poids faible (35) comportant une pluralité
de lignes (35-1 , 35-y), chacune de ces sections étant caractérisée en ce qu'elle
comporte une pluralité de dispositifs de commutation à semiconducteur (33) comportant
une électrode de commande et une liaison conductrice, dont la liaison conductrice
relie la borne d'entrée des données (31) au(x) noeud(s) de sortie (32) et dont l'électrode
de commande est couplée à l'une des lignes (34-1, 34-x) du bus à bits de poids fort
(34) à travers un premier moyen de couplage de signaux (36) ainsi qu'à l'une des lignes
(35-1, 35-y) du bus à bits de poids faible (35) à travers un second moyen de couplage
de signaux (37).
2. Démultiplexeur selon la revendication 1, caractérisé en ce qu'il comprend de plus
des moyens (38) pour précharger l'électrode de commande des dispositifs de commutation
(33) à une tension sensiblement égale à la tension de blocage de ces dispositifs de
commutation (33).
3. Demultiplexeur selon l'une quelconque des revendications précédentes, caractérisé
en ce que les premier (36) et second (37) moyens de couplage de signaux sont des capacités
équivalentes.
4. Démultiplexeur selon l'une quelconque des revendications précédentes, caractérisé
en ce que les dispositifs de commutation à semiconducteur (33) sont des transistors
en couches minces.
5. Démultiplexeur selon les revendications 3 et 4, caractérisé en ce que les moyens (38)
pour précharger l'électrode des dispositifs de commutation (33) sont des transistors
en couches minces.
6. Démultiplexeur (25) selon l'une quelconque des revendications précédentes, caractérisé
en ce que les premier (36) et second (37) moyens de couplage de signaux actionnent
les premiers dispositifs de commutation (33) de manière à passer du courant de la
borne d'entrée (31) au noeud de sortie (32) correspondant quand ces premier (36) et
second (37) moyens de couplage reçoivent une entrée logique ayant un niveau choisi.
7. Démultiplexeur (25) selon l'une quelconque des revendications précédentes, caractérisé
en ce que chacune desdites lignes à poids fort et chacune des lignes à poids faible
reçoivent des profils d'onde de tension différentes ayant des largeurs d'impulsion
différentes et variant entre les mêmes valeurs négatives et positives, et les premiers
dispositifs de commutation (33) ne deviennent passants que lorsque ces deux tensions
sont simultanément à la même polarité.
8. Ecran à cristaux liquides, caractérisé en ce qu'il comporte un démultiplexeur selon
l'une quelconque des revendications 1 à 7.
1. Demultiplexer (25) mit N Abschnitten (30) zum Decodieren eines Digitalsignals, wobei
jeder dieser Abschnitte (30) einen Dateneingangsanschluß (31) und mindestens einen
Ausgangsschaltungspunkt (32) sowie einen MSB-Bus (34) mit einer Mehrzahl von Leitungen
(34-1, 34-x) und einen LSB-Bus (35) mit einer Mehrzahl von Leitungen (35-1, 35-y)
umfaßt, wobei jeder dieser Abschnitte dadurch gekennzeichnet ist, daß er eine Mehrzahl
von Halbleiterschaltvorrichtungen (33) mit einer Steuerelektrode und einer Leitverbindung
umfaßt, wobei die Leitverbindung den Dateneingangsanschluß (31) mit (einem) Ausgangsschaltungspunkt(en)
(32) verbindet und ihre Steuerelektrode an eine der Leitungen (34-1, 34-x) des MSB-Busses
(34) über ein erstes Signalkopplungsmittel (36) und an eine der Leitungen (35-1, 35-y)
des LSB-Busses (35) über ein zweites Signalkopplungsmittel (37) angekoppelt ist.
2. Demultiplexer nach Anspruch 1, dadurch gekennzeichnet, daß er weiterhin Mittel (38)
zum Vorladen der Steuerelektrode der Schaltvorrichtungen (33) auf eine im wesentlichen
der Sperrspannung dieser Schaltvorrichtungen (33) gleiche Spannung umfaßt.
3. Demultiplexer nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß
das erste (36) und zweite (37) Signalkopplungsmittel äquivalente Kapazitäten sind.
4. Demultiplexer nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß
die Halbleiterschaltvorrichtungen (33) Dünnschichttransistoren sind.
5. Demultiplexer nach einem der Ansprüche 3 und 4, dadurch gekennzeichnet, daß die Mittel
(38) zum Vorladen der Elektrode der Schaltvorrichtungen (33) Dünnschichttransistoren
sind.
6. Demultiplexer (25) nach einem beliebigen der vorhergehenden Ansprüche, dadurch gekennzeichnet,
daß das erste (36) und zweite (37) Signalkopplungsmittel die ersten Schaltvorrichtungen
(33) so aktivieren, daß sie Strom vom Eingangsanschluß (31) zu dem entsprechenden
Ausgangsschaltungspunkt (32) durchlassen, wenn die ersten (36) und zweiten (37) Kopplungsmittel
eine logische Eingabe mit einem ausgewählten Pegel empfangen.
7. Demultiplexer (25) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet,
daß jede der besagten MSB-Leitungen und jede der LSB-Leitungen unterschiedliche Spannungswellenformen
mit unterschiedlichen Pulsgrößen, die zwischen denselben negativen und positiven Werten
variieren, empfangen und daß die ersten Schaltvorrichtungen (33) nur dann leitend
werden, wenn diese beiden Spannungen gleichzeitig dieselbe Polarität aufweisen.
8. Flüssigkristallschirm, dadurch gekennzeichnet, daß er einen Demultiplexer nach einem
beliebigen der Ansprüche 1 bis 7 umfaßt.
1. Demultiplexer (25) including N sections (30) for decoding a digital signal, each of
these sections (30) including a data input terminal (31) and at least one output node
(32) as well as a most-significant bit bus (34) including a plurality of lines (34-1,
34-x) and a least-significant bit bus (35) including a plurality of lines (35-1, 35-y),
each of these sections being characterized in that it includes a plurality of semiconductor
switching devices (33) including a control electrode and a conducting link, in which
the conducting link links the data input terminal (31) to the output node(s) (32)
and in which the control electrode is coupled to one of the lines (34-1, 34-x) of
the most-significant bit bus (34) through a first signal coupling means (36) as well
as to one of the lines (35-1, 35-y) of the least-significant bit bus (35) through
a second signal coupling means (37).
2. Demultiplexer according to Claim 1, characterized in that it additionally includes
means (38) for precharging the control electrode of the switching devices (33) to
a voltage substantially equal to the cut-off voltage of these switching devices (33).
3. Device according to any of the preceding claims, characterized in that the first (36)
and second (37) signal coupling means are equivalent capacitors.
4. Demultiplexer according to any of the preceding claims, characterized in that the
semiconductor switching devices (33) are thin-film transistors.
5. Demultiplexer according to Claims 3 and 4, characterized in that the means (38) for
precharging the electrode of the switching devices (33) are thin-film transistors.
6. Demultiplexer (25) according to any one of the preceding claims, characterized in
that the first (36) and second (37) signal coupling means actuate the first switching
devices (33) so as to pass current from the input terminal (31) to the corresponding
output node (32) when these first (36) and second (37) coupling means receive a logic
input having a chosen level.
7. Demultiplexer (25) according to any one of the preceding claims, characterized in
that each of the said most-significant lines and each of the least-significant lines
receive different voltage wave profiles having different pulse widths and varying
between the same negative and positive values, and the first switching devices (33)
are turned on only when these two voltages are simultaneously of the same polarity.
8. Liquid-crystal screen characterized in that it includes a demultiplexer according
to any one of Claims 1 to 7.