19

Europäisches Patentamt
European Patent Office
Office européen des brevets

11 Veröffentlichungsnummer: **0 574 976 A3**

12

EUROPÄISCHE PATENTANMELDUNG

21 Anmeldenummer: **93201614.0**

51 Int. Cl.⁵: **G11C 16/06**

22 Anmeldetag: **07.06.93**

30 Priorität: **13.06.92 DE 4219464**

43 Veröffentlichungstag der Anmeldung:
22.12.93 Patentblatt 93/51

84 Benannte Vertragsstaaten:
DE FR GB IT

88 Veröffentlichungstag des später veröffentlichten
Recherchenberichts: **14.09.94 Patentblatt 94/37**

71 Anmelder: **Philips Patentverwaltung GmbH**
Wendenstrasse 35c
D-20097 Hamburg (DE)

84 **DE**

71 Anmelder: **N.V. Philips' Gloeilampenfabrieken**
Groenewoudseweg 1
NL-5621 BA Eindhoven (NL)

84 **FR GB IT**

72 Erfinder: **Frerichs, Heinz-Peter, Dr. rer. nat.**
Burgerschaft 9
D-79271 St.Peter (DE)

74 Vertreter: **Poddig, Dieter, Dipl.-Ing. et al**
Philips Patentverwaltung GmbH
Wendenstrasse 35c
D-20097 Hamburg (DE)

54 **Speicheranordnung und Verfahren zu deren Betrieb.**

57 Die optimale Programmierspannung bei programmierbaren Speicheranordnungen wie EPROMs und insbesondere EEPROMs hängt von Fertigungstoleranzen ab, die von außerhalb nur schwierig feststellbar sind. Es werden daher Maßnahmen vorgeschlagen, die eine optimale Einstellung der Programmierspannung ermöglichen, indem ein zusätzlicher Transistor mit schwebendem Gate verwendet wird, der ebenso aufgebaut ist wie die Transistoren der Speicherzellen und der somit die gleichen Eigenschaften auch bezüglich der Programmierspannung hat. Dieser zusätzliche Transistor liegt in Reihe zwischen der üblicherweise auf dem Chip erzeugten Hochspannung und dem Programmierspannungseingang der eigentlichen Speichermatrix. Es wird eine Schaltung und die Folge der von dieser benötigten Steuerspannungen beschrieben, mit der der zusätzliche Transistor eingestellt wird.

FIG.1

EP 0 574 976 A3

EINSCHLÄGIGE DOKUMENTE			
Kategorie	Kennzeichnung des Dokuments mit Angabe, soweit erforderlich, der maßgeblichen Teile	Betrifft Anspruch	KLASSIFIKATION DER ANMELDUNG (Int.Cl.5)
A	IEEE JOURNAL OF SOLID-STATE CIRCUITS., Bd.26, Nr.11, November 1991, NEW YORK US Seiten 1593 - 1599 TOMITA ET AL 'A 62ns 16Mb CMOS EPROM with voltage stress relaxation technique' * Seite 1594, rechte Spalte, Zeile 50 - Seite 1595, linke Spalte, Zeile 13; Abbildung 3 *	1,10	G11C16/06
D,A	US-A-4 954 990 (VIDER) * Zusammenfassung *	1,10	
A	GB-A-2 146 145 (NATIONAL SEMICONDUCTOR CORPORATION) * Zusammenfassung *	1	
			RECHERCHIERTE SACHGEBIETE (Int.Cl.5)
			G11C G05F
Der vorliegende Recherchenbericht wurde für alle Patentansprüche erstellt			
Recherchenort	Abschlußdatum der Recherche	Prüfer	
DEN HAAG	20. Juli 1994	Cummings, A	
KATEGORIE DER GENANNTEN DOKUMENTE		T : der Erfindung zugrunde liegende Theorien oder Grundsätze E : älteres Patentedokument, das jedoch erst am oder nach dem Anmeldedatum veröffentlicht worden ist D : in der Anmeldung angeführtes Dokument L : aus andern Gründen angeführtes Dokument & : Mitglied der gleichen Patentfamilie, übereinstimmendes Dokument	
X : von besonderer Bedeutung allein betrachtet Y : von besonderer Bedeutung in Verbindung mit einer anderen Veröffentlichung derselben Kategorie A : technologischer Hintergrund O : nichtschriftliche Offenbarung P : Zwischenliteratur			