Integrierbare Schaltungsanordnung zum Abgleich eines Steuersignals

(19)

(11)

EP 0 599 072 A3

(12)	EUROPÄISCHE PATENTANMELDUNG

(88)	Veröffentlichungstag A3:
	22.06.1994 Patentblatt 1994/25

(43)	Veröffentlichungstag A2:
	01.06.1994 Patentblatt 1994/22

(21)	Anmeldenummer: 93117432.0

(22)	Anmeldetag: 27.10.1993

(51)	Internationale Patentklassifikation (IPC)⁵: H03M 1/66, G05F 1/46

(84)	Benannte Vertragsstaaten:
	ES FR GB IT

(30)

Priorität:

20.11.1992 DE 4239140

(71)	Anmelder: SIEMENS AKTIENGESELLSCHAFT
	D-80333 München (DE)

(72)	Erfinder:
	Feldtkeller, Martin, Dipl.-Ing. D-81543 München (DE)

(56)

Entgegenhaltungen: :

(54)	Integrierbare Schaltungsanordnung zum Abgleich eines Steuersignals

(57) Die Schaltungsanordnung weist Zener-Zap-Dioden auf, mittels derer das digitale Ansteuerwort eines Digital-Analog-Wandlers programmierbar ist. Das so erzeugte Ausgangssignal dient zum Abgleich eines Steuersignals der integrierten Schaltung.

Recherchenbericht