

19



Europäisches Patentamt  
European Patent Office  
Office européen des brevets



11 Veröffentlichungsnummer: **0 660 042 A1**

12

**EUROPÄISCHE PATENTANMELDUNG**

21 Anmeldenummer: **93810908.9**

51 Int. Cl.<sup>6</sup>: **F23N 5/24, G05B 9/02, H01H 9/16**

22 Anmeldetag: **24.12.93**

43 Veröffentlichungstag der Anmeldung:  
**28.06.95 Patentblatt 95/26**

71 Anmelder: **Landis & Gyr Technology Innovation AG**


84 Benannte Vertragsstaaten:  
**CH DE LI**

**CH-6301 Zug (CH)**

72 Erfinder: **Bulinsky, Mirko**  
**Würzenbachstrasse 57**  
**CH-6006 Luzern (CH)**

54 **Schaltungsanordnung zur Kopplung von spannungsführenden Leitungen mit einem Mikroprozessor.**

57 Bei diesem Verfahren wird für eine Vielzahl von Meldeleitungen und -kontakten lediglich ein Lastelement für die Kontaktbelastung benötigt, so dass Kosten gespart werden und die Verlustleistung verringert wird. Hierbei sind in den Meldeleitungen (ML) in Reihe mit den ersten Schalteinrichtungen geschaltete zweite Schalteinrichtungen (2) vorgesehen, die zum Zwecke der Abfrage der Schaltzustände der ersten Schalteinrichtungen zeitlich nacheinander in einen leitenden Zustand geschaltet werden. Bei Auftreten einer positiven Halbwelle einer zugeführten Wechselspannung und geschlossener erster und zweiter Schalteinrichtung (2) fließt ein Strom über eine allen Meldeleitungen (ML) gemeinsame Leitung (fvl), ein Lastelement (Ld) und eine Zenerdiode (HVZ) an einen Masseanschluss (M). Eine Spannung (Vs) der gemeinsamen Leitung und eine von dieser abhängige Spannung (Vd) einer Stromversorgungsschaltung (3) werden je mit einer Referenzspannung (Ve) verglichen. Dabei wird ein Impuls erzeugt, der den EIN-Zustand der momentan abgefragten Meldeleitung (ML) charakterisiert und der dem Mikroprozessor (4) zugeführt wird.



**EP 0 660 042 A1**

Die Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zur Kopplung von spannungsführenden, insbesondere netzspannungsführenden Leitungen mit einem Mikroprozessor, wobei die Schaltzustände von in spannungsführenden Meldeleitungen angeordneten ersten Schalteinrichtungen über ein Interface dem Mikroprozessor zugeführt werden.

Derartige Verfahren bzw. Schaltungsanordnungen werden beispielsweise für die Steuerung und Überwachung des Ölbrenners und der Zündeinrichtung von Ölfeuerungen verwendet, wobei der Mikroprozessor die über netzspannungsführende Meldeleitungen zugeführten Informationen auswertet und die entsprechenden Befehle zurücksendet.

Aus der DE-PS 30 44 047 ist eine Steuereinrichtung für Ölbrenner bekannt, bei welcher Informationen über die Schaltzustände von Relais- und Sensorkontakten mittels Verstärker in einen Mikroprozessor übertragen werden. Hierbei ist jeder Verstärker ausgangsseitig mit einem Eingang des Mikroprozessors verbunden, so dass dieser eine der Anzahl Verstärker entsprechende Anzahl Eingänge aufweisen muss. Der Einsatz von relativ vielen Verstärkern für die Informationsübertragung verursacht hohe Kosten, die, da die meisten Verstärker über Optokoppler am Mikroprozessor angeschlossen sind, dadurch noch vergrößert werden. Da für die Abfrage der Meldekontakte ein minimaler Strom erforderlich ist, muss bei dieser Art der Informationsübertragung mit erhöhter Verlustleistung gerechnet werden.

Bei einer aus der DE-OS 41 37 204 bekannten Anordnung zur Überwachung von Wechselstromschaltern, sind netzspannungsführende Leitungen über Optokoppler mit einer Abfrageeinheit eines Wechselspannungsdetektors verbunden. Die Leitungen sind hierbei über je einen Tiefpass, der aus einem Widerstand und einem mit diesem in Reihe geschalteten Kondensator besteht, an den Optokoppler angeschlossen. Über die Leitungen werden die Schaltzustände der Wechselstromschalter abgefragt und gespeichert. In einer der Abfrageeinheit nachgeschalteten Auswerteeinheit werden die Schaltzustände mit einem Sollzustand - offen oder geschlossen - verglichen und danach ein Schalterzustandssignal gebildet, das mindestens eine Information - Fehler oder kein Fehler - gesamthaft für alle vorkommenden Wechselstromschalter enthält. Bei zunehmender Anzahl Wechselstromschalter und zunehmender Anzahl der für die Übertragung der Schaltzustände erforderlichen diskreten Bauelemente und Optokoppler können ziemlich hohe Kosten entstehen. Auch die bei der Informationsübertragung auftretende Verlustleistung kann je nach Anzahl der abzufragenden Wechselstromschalter relativ hoch sein.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Schaltungsanordnung zur Durchführung des Verfahrens der eingangs genannten Art vorzuschlagen, das bei minimaler Verlustleistung zuverlässig und sicher arbeitet.

Diese Aufgabe wird durch die im Patentanspruch 1 gekennzeichnete Erfindung gelöst. Hierbei sind in den Meldeleitungen in Reihe mit den ersten Schalteinrichtungen geschaltete zweite Schalteinrichtungen vorgesehen, die zum Zwecke der Abfrage der Schaltzustände der ersten Schalteinrichtungen zeitlich nacheinander in einen leitenden Zustand geschaltet werden. Bei Auftreten einer positiven Halbwelle einer zugeführten Wechselspannung und geschlossener erster und zweiter Schalteinrichtung fließt ein Strom über eine allen Meldeleitungen gemeinsame Leitung, ein Lastelement und, fakultativ, eine Zenerdiode an einen Masseanschluss. Eine Spannung der gemeinsamen Leitung und eine von dieser abhängige Spannung einer Stromversorgungsschaltung werden je mit einer Referenzspannung verglichen. Dabei wird ein Impuls erzeugt, der den EIN-Zustand der momentan abgefragten Meldeleitung charakterisiert, und der dem Mikroprozessor zugeführt wird.

Mit der Erfindung werden folgende Vorteile erzielt:

- Da die Meldeleitungen zeitlich nacheinander abgefragt werden, ist nur ein einziges Lastelement erforderlich, so dass Kosten gespart werden und die Verlustleistung verringert wird.
- Dank der mittels des Lastelementes erreichten niederohmigen Abfrage der ersten Schalteinrichtung ist sicher gestellt; dass bei offener erster Schalteinrichtung kein durch kapazitive Kopplung verursachtes Falschsignal gemeldet wird.
- Durch Unterbruch oder Kurzschluss des Lastelementes kann kein Signal logisch "1" (Meldeleitung "EIN") vorgetäuscht werden, womit eine zweite parallel angeordnete Auswerteeinheit zur Erzielung einer Redundanz ohne Einbusse an Sicherheit weggelassen werden kann.
- Durch die Verwendung einer in Reihe mit dem Lastelement geschalteten Zenerdiode in Zusammenhang mit der floatenden Speisung der integrierten Schaltung können Niederspannungs-Fet's für die Abfrage der Meldeleitungen eingesetzt werden, wodurch weitere Kosten gespart werden können.
- An den Meldeleitungen können beliebige Netzphasen angeschlossen werden, wobei eine falsche Verdrahtung (Vertauschen der Phase mit Null) zu keinerlei Problemen führt.
- Mittels eines zusätzlichen Schalt-Fet's pro Meldeleitung kann die Schaltung in einfacher

Weise auf Fehler überprüft werden.

- Durch das vorgeschlagene Verfahren ergibt sich, dass unabhängig von der Anzahl Meldeleitungen nur ein Optokoppler pro Datenrichtung für die Informationsübertragung erforderlich ist.
- Die erfindungsgemässe Schaltungsanordnung ermöglicht, dass ein Interface in Form einer Niederspannung benötigenden integrierten Schaltung verwendet werden kann.

Im folgenden wird die Erfindung anhand mehrerer auf der Zeichnung dargestellter Ausführungsbeispiele näher erläutert.

Es zeigen:

- Fig. 1 ein Blockschema der erfindungsgemässen Schaltungsanordnung,
- Fig. 2 ein Schaltschema der Schaltungsanordnung,
- Fig. 3 ein Spannungs-Zeitdiagramm der Schaltungsanordnung,
- Fig. 3b ein weiteres Spannungs-Zeitdiagramm der Schaltungsanordnung,
- Fig. 4 ein Schaltschema der Schaltungsanordnung in einer durch eine Prüfschaltung ergänzten Ausführung und
- Fig. 5 ein Blockschema eines Interface der Schaltungsanordnung.

In der Fig. 1 sind mit ML Meldeleitungen bezeichnet, die einerseits an einer Phase P eines Wechselstromnetzes und andererseits an einem Interface KRA in Form einer integrierten Schaltung angeschlossen sind. In den Meldeleitungen ML sind erste Schalteinrichtungen 1 in Form von Relais- oder Sensorkontakten, sowie mit diesen in Reihe geschaltete zweite Schalteinrichtungen 2 vorgesehen, die nachfolgend anhand der Fig. 2 näher beschrieben werden. Zwei der ersten Schalteinrichtungen 1 in der Fig. 1 dienen als Sensor- oder Meldekontakte, wie sie beispielsweise mit Bimetallschaltern verwirklichtbar sind, während eine weitere erste Schalteinrichtung 1 zur Betätigung einer Last L dient, die gegen die Masse M des Wechselstromnetzes angeschlossen ist. Eine Stromversorgungsschaltung 3 ist mit der Phase P des Wechselstromnetzes und der integrierten Schaltung KRA verbunden. Die Meldeleitungen ML sind über die zweiten Schalteinrichtungen 2 an einer gemeinsamen Leitung fvl angeschlossen, die mit der Stromversorgungsschaltung 3, der integrierten Schaltung KRA und, wie nachstehend näher anhand der Fig. 2 beschrieben, mit Masse verbunden ist. Mit 4 ist ein Mikroprozessor bezeichnet, der über zwei Optokoppler 5, 6 mit der integrierten Schaltung KRA in Verbindung steht, wobei die Optokoppler 5, 6 entgegengesetzten Signal-Übertragungsrichtungen zugeordnet sind.

Gemäss Fig. 2 sind die in den Meldeleitungen ML vorgesehenen zweiten Schalteinrichtungen 2

Niederspannungs-Schalt-Fet's, wobei die Drainelektroden mit den betreffenden Meldeleitungen, die Sourceelektroden mit der allen Meldeleitungen gemeinsamen Leitung fvl und die Gateelektroden mit zugeordneten Ausgängen der integrierten Schaltung KRA verbunden sind. In den Meldeleitungen ML sind zwischen den ersten Schalteinrichtungen 1 (Fig. 1) und den zweiten Schalteinrichtungen 2 Gleichrichterioden 7 angeordnet. Die gemeinsame Leitung fvl steht einerseits über ein Lastelement Ld und mit Vorteil eine Zenerdiode HVZ mit dem Masseanschluss M und andererseits mit einem ersten Anschluss vss der integrierten Schaltung KRA in Verbindung. Die Zenerspannung der Zenerdiode HVZ ist entsprechend dem Spitzenwert der Spannung der Phase P so gross gewählt, dass als zweite Schalteinrichtungen 2 Niederspannungs-Fet's verwendbar sind. Das Lastelement Ld kann ein ohmscher Widerstand sein, dessen Wert so bemessen ist, dass der Spitzenwert des durch das Lastelement Ld fliessenden Stromes im Bereich des gewünschten Belastungsstromes für die ersten Schalteinrichtungen 1 liegt. Die Stromversorgungsschaltung 3 weist eine mit der Anode an der Phase P des Wechselstromnetzes angeschlossene Diode 8 auf, die mit einem Widerstand 9 in Reihe geschaltet ist. Der Widerstand 9 ist mit der Kathode einer weiteren Zenerdiode 10 und einem zweiten Anschluss vdd der integrierten Schaltung KRA verbunden. Parallel zur weiteren Zenerdiode 10 ist ein Kondensator 11 geschaltet. Die Anode der Zenerdiode 10 ist an der gemeinsamen Leitung fvl und dem Anschluss vss angeschlossen, wobei der Anschluss vss den Minuspol und der Anschluss vdd den Pluspol der Stromversorgungsschaltung 3 darstellt. Als Stromversorgungsschaltung 3 könnte auch eine Batterie dienen. Mit 12 ist ein Referenzspannungs-Schaltkreis bezeichnet, der eine Parallelschaltung aufweist, in deren einem Zweig ein erster Widerstand 13 und deren anderem Zweig eine Diode 14 und ein Kondensator 15 angeordnet sind. An der Verbindung zwischen der Diode 14 und dem Kondensator 15 ist ein zweiter Widerstand 16 angeschlossen, der mit einem Eingang der integrierten Schaltung KRA verbunden ist. Die Parallelschaltung steht einerseits über einen dritten Widerstand 17 mit der Phase P des Wechselstromnetzes und andererseits mit dem Masseanschluss M in Verbindung.

Eine innerhalb der integrierten Schaltung KRA angeordnete Vergleichsschaltung 20 besteht aus zwei in Reihe geschalteten Dioden 21, 22. Die Kathode der einen Diode 21 und die Anode der anderen Diode 22 sind über einen Knotenpunkt 23 mit dem zweiten Widerstand 16 des Referenzspannungs-Schaltkreises 12 verbunden. Die Anode der einen Diode 21 steht über den Anschluss vss mit der gemeinsamen Leitung fvl und dem Minuspol

der Stromversorgungsschaltung 3 und die Kathode der anderen Diode 22 über den Anschluss vdd mit dem Pluspol der Stromversorgungsschaltung 3 in Verbindung. Wie nachstehend näher erläutert, werden mittels der Vergleichsschaltung 20 Impulse DI erzeugt, die am Knotenpunkt 23 auftreten und die dem Mikroprozessor 4 zugeführt werden. Mit 24 sind innerhalb der integrierten Schaltung KRA angeordnete Puffer bezeichnet, die ausgangsseitig über die zugeordneten Ausgänge der integrierten Schaltung KRA mit den Gateelektroden der zweiten Schalteinrichtungen 2 verbunden sind. Wie nachstehend anhand der Fig. 5 näher beschrieben, stehen die Eingänge der Puffer 24 beispielsweise mit einem Ringzähler in Verbindung, so dass die zweiten Schalteinrichtungen 2 zeitlich nacheinander in einen leitenden Zustand geschaltet werden können.

In der Fig. 3a bedeuten:

- U Die an einer Meldeleitung (Fig. 2) liegende Wechselspannung, wobei nur die positiven Halbwellen dargestellt sind, und wobei beispielsweise die erste Halbwelle H1 bei einem später genauer zu definierenden Schaltzustand "AUS" und die zweite Halbwelle H2 bei einem Schaltzustand "EIN" einer Meldeleitung ML dargestellt ist.
- Vz Die Zenerspannung der Zenerdiode HVZ.
- Vs Die am Anschluss vss auftretende Spannung der gemeinsamen Leitung fvl.
- Vd Die am Anschluss vdd auftretende Spannung der Stromversorgungsschaltung 3.
- Ve Die vom Referenzspannungs-Schaltkreis 12 erzeugte Referenzspannung.
- uLd Der über dem Lastelement Ld auftretende Spannungsabfall.

In der Fig. 3b ist mit  $U_s$  eine am Knotenpunkt 23 der Vergleichsschaltung 20 auftretende Spannung bezeichnet, deren oberer Pegel der Spannung  $V_d$  und deren unterer Pegel der Spannung  $V_s$  entspricht. Die beiden Pegel sind Pegel eines Impulses DI, der im Bereiche einer positiven Halbwelle beim Schaltzustand "EIN" einer Meldeleitung ML auftritt.

Wie aus der Fig. 4 ersichtlich ist, können den Meldeleitungen ML weitere Schalteinrichtungen 25 in Form von Schalt-Fet's zugeordnet sein. Hierbei sind die Drainelektroden mit einer Gleichspannungsquelle G und die Sourceelektroden über Dioden 26 mit den Drainelektroden der zweiten Schalteinrichtungen 2 verbunden. Die Gateelektroden der weiteren Schalteinrichtungen 25 sind an den Ausgängen von weiteren Puffern 27 angeschlossen, die innerhalb der integrierten Schaltung KRA angeordnet sind, und deren weitere Verbindungen nachstehend anhand der Fig. 5 näher beschrieben wer-

den.

In der Fig. 5 ist mit 30 ein Filter bezeichnet, das eingangsseitig mit der Vergleichsschaltung 20 (Knotenpunkt 23, Fig. 2) und ausgangsseitig mit einem Multiplexer 31 verbunden ist. Der Multiplexer 31 ist über parallele Ausgänge an einem Register 32 angeschlossen und über parallele Eingänge mit Ausgängen eines Ringzählers 33 verbunden. Die Ausgänge des Ringzählers 33 stehen, wie vorstehend bereits erwähnt, mit den Eingängen der Puffer 24 in Verbindung. Ein serieller Ausgang des Registers 32 ist mit einem Interface-Kontroller 34 verbunden, der ausgangsseitig über den einen Optokoppler 5 mit dem Mikroprozessor 4 (Fig. 1) in Verbindung steht. Der Interface-Kontroller 34 ist weiterhin eingangsseitig über den anderen Optokoppler 6 mit dem Mikroprozessor 4 und über weitere Ausgänge mit den

Eingängen der weiteren Puffer 27 verbunden.

Die vorstehend beschriebene Schaltungsanordnung arbeitet wie folgt:

Die zweiten Schalteinrichtungen 2 werden mittels der vom Ringzähler 33 angesteuerten Puffer 24 zwecks Abfrage der Schaltzustände der ersten Schalteinrichtungen 1 zeitlich nacheinander in einen leitenden Zustand geschaltet. Bei geschlossener erster Schalteinrichtung 1 einer Meldeleitung ML und auftretender positiver Halbwelle der angelegten Wechselspannung U (Fig. 3a) fließt ein Strom über die betreffende zweite Schalteinrichtung 2, die gemeinsame Leitung fvl, das Lastelement Ld und die Zenerdiode HVZ an den Masseanschluss M. Der hierbei am Lastelement Ld auftretende Spannungsabfall  $u_{Ld}$  wird zur Zenerspannung  $V_z$  der Zenerdiode HVZ addiert, wodurch die am Anschluss vss auftretende Spannung  $V_s$  der gemeinsamen Leitung fvl die Zenerspannung  $V_z$  übersteigt und im Bereiche der positiven Halbwelle ( $H_2$ , Fig. 3a) sinusförmig verläuft. Da die gemeinsame Leitung fvl mit der Anode der Zenerdiode 10 der Stromversorgungsschaltung 3 verbunden ist, verändert sich die am Anschluss vdd anliegende Spannung  $V_d$  in gleicher Weise um den Spannungsabfall  $u_{Ld}$ , so dass sie im Bereiche der positiven Halbwelle ebenfalls sinusförmig verläuft. Auf diese Weise bleibt die an den Anschlüssen vss, vdd auftretende Spannungsdifferenz unabhängig von den floatenden Spannungen  $V_s$  und  $V_d$  konstant. Solange nun die Spannung  $V_d$  am Anschluss vdd kleiner als die Referenzspannung  $V_e$  ist, ist die andere Diode 22 der Vergleichsschaltung 20 (Fig. 2) leitend und am Knotenpunkt 23 tritt der obere Pegel der Spannung  $U_s$  auf (Fig. 3b). Wenn die Spannung  $V_s$  am Anschluss vss grösser als die Referenzspannung  $V_e$  wird, wird die eine Diode 21 leitend, so dass am Knotenpunkt 23 der untere Pegel der Spannung  $U_s$  erscheint (Fig. 2, Fig. 3a,3b). Nach Verschwinden der positiven Halbwelle

H2 sinkt die Spannung  $V_d$  wieder unter die Referenzspannung  $V_e$  und die Spannung  $V_s$  auf das Potential der Zenerspannung  $V_z$  ab. Die aus den beiden Pegeln der Spannung  $U_s$  am Knotenpunkt 23 derart gebildeten Impulse  $D_I$  werden über das Filter 30, den Multiplexer 31, das Register 32, den Interface-Kontroller 34 und den einen Optokoppler 5 dem Mikroprozessor 4 zugeführt, wobei sie als logisch "1" (Meldeleitung  $ML$  bzw. Schaltzustand "EIN") interpretiert werden. Hierbei ist durch die Schaltungsanordnung gewährleistet, dass bei Unterbruch oder Kurzschluss des Lastelementes  $L_d$  kein Signal logisch "1" erzeugt werden kann, so dass sicherheitstechnische Anforderungen auf einfache Weise erfüllt sind. Die Übertragung der Impulse  $D_I$  erfolgt vorzugsweise synchron, zu welchem Zweck ein Taktsignal über den anderen Optokoppler 6 zugeführt wird.

Bei geschlossener erster Schalteinrichtung 1 und einem Kurzschluss der zugeordneten zweiten Schalteinrichtung 2 fließt dauernd ein Strom über das Lastelement  $L_d$  und die Auswerteeinheit detektiert für alle Meldeleitungen  $ML$  einen Zustand logisch "1". Dieser Fehler ist leicht erkennbar, wenn periodisch eine Abfrage erfolgt, während der alle Schalteinrichtungen 2 offen sind. Ist weiter eine Meldeleitung ohne erste Schalteinrichtung 1 direkt an der Phase  $P$  des Wechselstromnetzes angeschlossen, so erzeugt deren Abfrage immer ein Signal logisch "1". Mit diesen beiden Massnahmen ist die richtige Arbeitsweise der ganzen Signalverarbeitungskette überprüfbar.

Bei einer weiterentwickelten Schaltungsanordnung mit der Prüfschaltung (Fig. 4) werden zum Zweck der Prüfung einer der zweiten Schalteinrichtungen 2 und der nachfolgenden Signalverarbeitung zuerst alle zweiten Schalteinrichtungen 2 ausgeschaltet und mittels der zugeordneten weiteren Schalteinrichtung 25 ein Prüfsignal auf die betreffende Meldeleitung gegeben. Hierbei sollten als Ergebnis die Pegel aller Meldeleitungen  $ML$  logisch "0" sein. Danach wird die zu prüfende zweite Schalteinrichtung 2 eingeschaltet und wiederum ein Prüfsignal auf diese Meldeleitung gegeben, wobei als Ergebnis der Pegel dieser Meldeleitung logisch "1" und die Pegel der übrigen Meldeleitungen logisch "0" sein sollten. Wegen der von der Gleichspannungsquelle  $G$  (Fig. 4) gelieferten Spannung sind die Prüfpegel logisch "1" in eindeutiger Weise von den Pegeln logisch "1" der übrigen Signale der Schaltungsanordnung unterscheidbar. Der vorstehend beschriebene Prüfzyklus kann beispielsweise mittels eines Programmes vom Mikroprozessor 4 durchgeführt werden. Die Prüfung der Schalteinrichtungen 2 kann unabhängig davon erfolgen, ob die ersten Schalteinrichtungen 1 ein- oder ausgeschaltet sind. Diese Art der Prüfung genügt höheren Sicherheitsanforderungen als die vorstehend

erwähnte.

Anstelle der in den Fig. 1, 2 und 4 dargestellten Anzahl Meldeleitungen kann die Schaltungsanordnung auch mit einer grösseren oder kleineren Anzahl ausgeführt werden. Bei einer beispielsweise für zehn Meldeleitungen eingerichteten integrierten Schaltung  $KRA$  und Schaltungsanordnungen mit einer grösseren Anzahl Meldeleitungen können mehrere integrierte Schaltungen  $KRA$  in Kaskade geschaltet werden.

Anstatt in Form einer integrierten Schaltung, kann das Interface  $KRA$  auch in konventioneller Art aus einzelnen Bauelementen gebildet werden. Hierbei können jedoch die aus rationeller Fertigung, insbesondere bei grösseren Stückzahlen, erzielbaren Vorteile nicht erreicht werden.

### Patentansprüche

1. Schaltungsanordnung zur Kopplung von spannungsführenden Leitungen mit einem Mikroprozessor (4), mit einem Interface ( $KRA$ ), das mit spannungsführenden Meldeleitungen ( $ML$ ) und mit dem Mikroprozessor (4) verbunden ist, wobei in den spannungsführenden Meldeleitungen ( $ML$ ) erste Schalteinrichtungen (1) angeordnet sind, deren Schaltzustände dem Mikroprozessor (4) zugeführt werden, dadurch gekennzeichnet, dass das Interface ( $KRA$ ) eine Vergleichsschaltung (20) aufweist, dass in den Meldeleitungen ( $ML$ ) in Reihe mit den ersten Schalteinrichtungen (1) zweite Schalteinrichtungen (2) angeordnet sind, dass die Meldeleitungen ( $ML$ ) über die zweiten Schalteinrichtungen (2) an einer gemeinsamen Leitung ( $fvI$ ) angeschlossen sind, die einerseits über ein Lastelement ( $L_d$ ) mit einem Masseanschluss ( $M$ ) und andererseits mit einem ersten Anschluss ( $vss$ ) der Vergleichsschaltung (20) verbunden ist, dass eine Stromversorgungsschaltung (3) vorhanden ist, welche mit einem Minuspol am ersten Anschluss ( $vss$ ) und mit einem Pluspol an einem zweiten Anschluss ( $vdd$ ) der Vergleichsschaltung (20) angeschlossen ist, dass ein Referenzspannungs-Schaltkreis (12) vorhanden ist, der an einer Phase ( $P$ ) eines Wechselstromnetzes anschliessbar ist und mit dem Masseanschluss ( $M$ ) und der Vergleichsschaltung (20) in Verbindung steht, und dass die zweiten Schalteinrichtungen (2) zum Zwecke der Abfrage des Schaltzustandes der ersten Schalteinrichtungen (1) zeitlich nacheinander in einen leitenden Zustand geschaltet werden, so dass bei geschlossener erster und zweiter Schalteinrichtung (1, 2) und auftretender positiver Halbwelle einer angelegten Wechselspannung ein Strom von der Phase ( $P$ ) über die gemeinsame Leitung ( $fvI$ ) und über das Last-

- element (Ld) an den Masseanschluss (M) fließt, wobei infolge eines Spannungsabfalls (uLd) über dem Lastelement (Ld) die Spannung (Vs) am Minuspol und die Spannung (Vd) am Pluspol der Stromversorgungsschaltung (3) um den Spannungsabfall (uLd) erhöht werden, dass die Spannung (Vs) am Minuspol und die Spannung (Vd) am Pluspol mittels der Vergleichsschaltung (2) mit einer Referenzspannung (Ve) verglichen werden, wobei bei Auftreten einer positiven Halbwelle und des Spannungsabfalls (uLd) Impulse (DI) erzeugt werden, die den Schaltzustand "EIN" der momentan abgefragten Meldeleitung (ML) charakterisieren und die in den Mikroprozessor (4) übertragen werden.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Spannung (Vs) am Minuspol und die Spannung (Vd) am Pluspol der Stromversorgungsschaltung (3) über je eine Diode (21, 22) gegen die Referenzspannung (Ve) geschaltet sind, dass ein oberer Pegel einer weiteren Spannung (Us) an einem Knotenpunkt (23) auftritt, wenn die Spannung (Vd) am Pluspol der Stromversorgungsschaltung (3) kleiner als die Referenzspannung (Ve) ist, dass bei einer positiven Halbwelle ein unterer Pegel der weiteren Spannung (Us) am Knotenpunkt (23) auftritt, wenn die Spannung (Vs) am Minuspol grösser als die Referenzspannung (Ve) ist, und dass der obere und untere Pegel der weiteren Spannung (Us) Pegel des Impulses (DI) sind.
3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Stromversorgungsschaltung (3) aus der Phase (P) des Wechselstromnetzes speisbar ist, wozu sie aus der Reihenschaltung einer Diode (8), eines Widerstandes (9) und einer weiteren Zenerdiode (10) besteht, zu der ein Kondensator (11) parallel geschaltet ist, wobei die Anode und die Kathode der weiteren Zenerdiode (10) den Minus- bzw. Pluspol der Stromversorgungsschaltung (3) bilden.
4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass eine Zenerdiode (HVZ) in Reihe zum Lastelement (Ld) geschaltet ist und dass die zweiten Schalteinrichtungen (2) Niederspannungs-Schalt-Fet's sind.
5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, dass die Drainelektroden der Niederspannungs-Schalt-Fet's (2) mit den zugeordneten Meldeleitungen (ML), die Sourceelektroden mit der allen Meldeleitungen (ML) gemeinsamen Leitung (fvI) und die Gateelektroden mit Ausgängen von Puffern (24) verbunden sind.
6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, dass die Eingänge der Puffer (24) mit einem Ringzähler in Verbindung stehen, so dass die Niederspannungs-Schalt-Fet's (2) zeitlich nacheinander in einen leitenden Zustand schaltbar sind.
7. Schaltungsanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass den Meldeleitungen (ML) weitere Schalteinrichtungen (25) in Form von Schalt-Fet's zugeordnet sind, wobei die Drainelektroden mit einer Gleichspannungsquelle (G), die Sourceelektroden über Dioden (26) mit den Drainelektroden der zweiten Schalteinrichtungen (2) und die Gateelektroden mit Ausgängen von weiteren Puffern (27) verbunden sind und dass zum Zwecke der Prüfung einer zweiten Schalteinrichtung (2) alle zweiten Schalteinrichtungen (2) ausgeschaltet werden und ein Prüfsignal auf die betreffende Meldeleitung (ML) gegeben wird, dass nach Bestätigung des AUS-Zustandes aller Meldeleitungen (ML) die zweite Schalteinrichtung (2) der zu prüfenden Meldeleitung (ML) eingeschaltet und ein Prüfsignal auf diese Meldeleitung (ML) gegeben wird, wobei bei Bestätigung des EIN-Zustandes der zu prüfenden und des AUS-Zustandes der übrigen Meldeleitungen (ML) der Prüfzyklus beendet ist.
8. Schaltungsanordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das Interface (KRA) als integrierte Schaltung ausgeführt ist, welche Anschlüsse für eine bestimmte Anzahl Meldeleitungen (ML) aufweist.



Fig. 3a




Fig. 3b




Fig. 4





Fig. 5





Europäisches  
Patentamt

EUROPÄISCHER RECHERCHENBERICHT

Nummer der Anmeldung  
EP 93 81 0908

EINSCHLÄGIGE DOKUMENTE			
Kategorie	Kennzeichnung des Dokuments mit Angabe, soweit erforderlich, der maßgeblichen Teile	Betrifft Anspruch	KLASSIFIKATION DER ANMELDUNG (Int.Cl.6)
A, D	DE-A-41 37 204 (LANDIS & GYR) * das ganze Dokument * ---	1	F23N5/24 G05B9/02 H01H9/16
A	DE-A-38 01 952 (VDO ADOLF SCHINDLING) * das ganze Dokument * -----	1	
			<b>RECHERCHIERTE SACHGEBIETE (Int.Cl.6)</b>
			F23N G05B H01H H02J
Der vorliegende Recherchenbericht wurde für alle Patentansprüche erstellt			
Recherchenort	Abchlußdatum der Recherche	Prüfer	
DEN HAAG	17. Mai 1994	Kooijman, F	
<b>KATEGORIE DER GENANNTEN DOKUMENTE</b>		<b>T</b> : der Erfindung zugrunde liegende Theorien oder Grundsätze <b>E</b> : älteres Patentdokument, das jedoch erst am oder nach dem Anmeldedatum veröffentlicht worden ist <b>D</b> : in der Anmeldung angeführtes Dokument <b>L</b> : aus andern Gründen angeführtes Dokument ----- <b>&amp;</b> : Mitglied der gleichen Patentfamilie, übereinstimmendes Dokument	
<b>X</b> : von besonderer Bedeutung allein betrachtet <b>Y</b> : von besonderer Bedeutung in Verbindung mit einer anderen Veröffentlichung derselben Kategorie <b>A</b> : technologischer Hintergrund <b>O</b> : mündliche Offenbarung <b>P</b> : Zwischenliteratur			

EPO FORM 1500 03.92 (P04CC03)