Die Erfindung betrifft eine Pegelumsetzschaltung.

Insbesondere in integrierten Schaltkreisen werden des öfteren Schaltungsteile miteinander gekoppelt, die einander gegenüber unterschiedliche Signalpegel benötigen bzw. abgeben. Zur Anpassung an die unterschiedlichen Signalpegel aneinander werden üblicherweise Pegelumsetzschaltungen eingefügt. Die Pegelumsetzschaltung sollte dabei nicht langsamer sein als die restlichen Schaltungsteile.

Aufgabe der Erfindung ist es daher, eine Pegelumsetzschaltung mit hoher Schaltgeschwindigkeit anzugeben.

Die Erfindung wird durch eine Pegelumsetzschaltung gemäß Patentanspruch 1 gelöst. Ausgestaltungen und Weiterbildungen des Erfindungsgedankens sind Gegenstand von Unteransprüchen.

Eine erfindungsgemäße Pegelumsetzschaltung umfaßt insbesondere einen ersten Transistor und einen zweiten Transistor, die beide vom ersten Leitungstyp sind. Die Steueranschlüsse beider Transistoren sind über die Laststrecke des jeweils anderen Transistors an ein erstes Versorgungspotential angeschlossen. Die Laststrecke eines dritten Transistors vom zweiten Leitungstyp ist zwischen den Steueranschluß des ersten Transistors und ein Bezugspotential geschaltet. Der Steueranschluß des dritten Transistors ist mit dem Eingang der Pegelumsetzschaltung gekoppelt. Dabei bildet der Knotenpunkt von zweitem und drittem Transistor den Ausgang der Pegelumsetzschaltung. Die Laststrecke eines vierten Transistors vom zweiten Leitungstyp ist zwischen den Steueranschluß des zweiten Transistors und den Steueranschluß des dritten Transistors geschaltet. Eine Kapazität ist dabei zwischen die Steueranschlüsse von drittem und viertem Transistor gesetzt.

Schließlich ist dem Steueranschluß des vierten Transistors eine Begrenzerschaltung vorgeschaltet.

Die Kapazität wirkt als Bootstrap-Kapazität, die kurzzeitig das Ansteuersignal am Steueranschluß des zweiten Transistors erhöht. Der vierte Transistor dient dazu, das erste Versorgungspotential und das Bezugspotential an der gesteuerten Strecke des ersten Transistors von einander zu isolieren. Das heißt, der vierte Transistor soll einen Stromfluß vom ersten Versorgungspotential zum Bezugspotential bei durchgeschaltetem ersten Transistor verhindern. Dadurch würde aber der zweite Transistor zum Abschalten nur mit einer um den Spannungsabfall über dem vierten Transistor verminderten Spannung angesteuert. Er würde daher verhältnismäßig langsam abgeschaltet werden. Die Bootstrap-Kapazität erhöht die Spannung kurzzeitig und beschleunigt dadurch das Abschalten.

Die Begrenzerschaltung ist derart ausgestaltet, daß sie ein kurzzeitiges Ansteigen der Steuerspannung für den zweiten Transistor auf einen bestimmten Wert zuläßt und ansonsten die Spannung auf einen bestimmten Wert begrenzt. Dadurch wird verhindert, daß am Steueranschluß des zweiten und vierten Transistors unzulässig hohe Spannungen auftreten. Die Begrenzerschaltung ist nur im "Problembereich" der Pegelumsetzschaltung aktiv, beeinflußt aber das sonstige Verhalten der Pegelumsetzschaltung nicht.

Die Begrenzerschaltung umfaßt bevorzugt einen fünften Transistor, dessen Steueranschluß mit dem Bezugspotential verbunden ist und dessen gesteuerte Strecke zwischen den Steueranschluß des vierten Transistors und ein zweites Versorgungspotential geschaltet ist. Weiterhin ist eine Diode vorgesehen, die in Durchlaßrichtung der gesteuerten Strecke des fünften Transistors parallel geschaltet ist.

Weiterhin kann die gesteuerte Strecke eines sechsten Transistors, dessen Steueranschluß mit dem Ausgang gekoppelt ist, der gesteuerten Strecke des fünften Transistors parallel geschaltet werden.

Die Kopplung des Steueranschlusses des sechsten Transistors und des Ausgangs erfolgt bevorzugt mittels eines Buffers, der beispielsweise aus zwei hintereinander geschalteten Invertern bestehen kann.

Darüber hinaus kann eine zweite Diode in Sperr-Richtung zwischen das Bezugspotential und den Steueranschluß des vierten Transistors geschaltet werden, um das Auftreten unzulässiger Potentiale am Steueranschluß des vierten Transistors zu unterbinden.

Bevorzugt wird dem Steuereingang des dritten Transistors ein Buffer vorgeschaltet, der dazu vorgesehen ist, zum einen definierte Eingangsverhältnisse für ein an den Eingang anzulegendes Eingangssignal zu schaffen und zum anderen eine niederohmige Ansteuerung des dritten Transistors und der Bootstrap-Kapazität zu gewährleisten.

Bevorzugt werden für die verwendeten Transistoren MOS-Feldeffekttransistoren eingesetzt. Diese zeichnen sich durch einen geringen Platzbedarf sowie durch geringe Verlustleistungen aus.

Bei einer Weiterbildung der Erfindung ist insbesondere der vierte Transistor ein MOS-Feldeffekttransistor. Dessen Gate-Source-Kapazität ist entsprechend ausgestaltet, um die Bootstrap-Kapazität zu bilden. Die Bootstrap-Kapazität erfordert dann nur einen geringen zusätzlichen Aufwand, da lediglich die die Gate-Source-Kapazität des vierten Transistors bestimmenden Strukturen entsprechend abgeändert werden müssen, um die gewünschte Kapazitätserhöhung zu erzielen.

Die Bootstrap-Kapazität kann jedoch auch durch einen zusätzlichen Kondensator gebildet werden, der beispielsweise durch die Gate-Source-Kapazität eines weiteren Feldeffekttransistors gegeben ist.

Die Erfindung wird nachfolgend anhand des in der einzigen Figur der Zeichnung dargestellten Ausführungsbeispiels näher erläutert.

Beim Ausführungsbeispiel sind ein MOS-Feldeffekttransistor 1 vom p-Kanal-Typ und ein MOS-Feldeffekttransistor 2 vom p-Kanal-Typ derart miteinander verschaltet, daß der Gateanschluß des Transistors 1 mit dem Drainanschluß des Transistors 2 und der Gateanschluß des Transistors 2 mit dem Drainanschluß des Transistors 1 verbunden ist. Die Sourceanschlüsse der beiden Transistoren 1 und 2 sind dabei an ein positives erstes Versorgungspotential V1 angeschlossen. Der Drainanschluß des Transistors 2 ist darüber hinaus mit einem Ausgangsanschluß A der Pegelumsetzschaltung sowie mit dem Drainanschluß eines MOS-Feldeffekttransistors 3 vom n-Kanal-Typ verschaltet. Der Gateanschluß des Transistors 3, dessen Sourceanschluß an ein Bezugspotential M angeschlossen ist, ist mit dem Sourceanschluß eines MOS-Feldeffekttransistors 4 vom n-Kanal-Typ verbunden, dessen Drainanschluß mit dem Drainanschluß des Transistors 1 gekoppelt ist.

Zwischen den Gateanschluß des Transistors 4 und den Gateanschluß des Transistors 3 ist ein durch einen entsprechend verschalteten MOS-Feldeffekttransistor vom einen Leitungstyp gebildeter Kondensator 5 geschaltet, dem die Gate-Source-Kapazität des Transistors 4 parallel liegt. Die Gate-Source-Kapazität des Transistors 4 ist dabei durch entsprechende Ausgestaltung der Transistorstrukturen des Transistors 4 vergrößert. Anstelle beider Kapazitäten kann auch in gleicher Weise nur eine der beiden Kapazitäten verwendet werden.

Die Ansteuerung des Gateanschlusses des Transistors 4 erfolgt mittels einer Begrenzereinrichtung, die beim Ausführungsbeispiel aus einem MOS-Feldeffekttransistor 7 vom p-Kanal-Typ besteht, dessen Steueranschluß mit dem Bezugspotential M verbunden ist und dessen Drain-Source-Strecke zwischen den Gateanschluß des Transistors 4 und ein positives zweites Versorgungspotential V2 geschaltet ist. Beim Transistor 7 ist dabei der Drainanschluß mit dem Gateanschluß des Transistors 4 und der Sourceanschluß mit dem Versorgungspotential V2 verbunden. Der Drain-Source-Strecke des Transistors 7 ist eine Diode 8 in Durchlaßrichtung parallel geschaltet.

Weiterhin ist ein Transistor 9 vorgesehen, dessen Gateanschluß mit dem Ausgang A gekoppelt ist. und dessen gesteuerte Strecke der gesteuerten Strecke des Transistors 7 parallel geschaltet ist. Die Kopplung des Gateanschlusses des Transistors 9 und des Ausgangs A erfolgt mittels eines aus zwei hintereinander geschalteten Invertern bestehenden Buffers. Schließlich ist auch dem Gateanschluß des Transistors 3 ein durch einen Inverter gebildeter Buffer vorgeschaltet.

Jeder der drei Inverter umfaßt dabei zwei in Gegentakt betriebene MOS-Feldeffekttransistoren, einen Transistor 11 bzw. 13 bzw. 15 vom p-Kanal-Typ und einen Transistor 12 bzw. 14 bzw. 16 vom n-Kanal-Typ. Die Gateanschlüsse und die Drainanschlüsse beider Transistoren sind jeweils miteinander verschaltet, wobei die beiden gekoppelten Drainanschlüsse den Ausgang der Inverterschaltung und die beiden gekoppelten Gateanschlüsse den Eingang der Inverterschaltung bilden. Die Sourceanschlüsse sind entsprechend an das zweite Versorgungspotential V2 bzw. an das Bezugspotential M angeschlossen.

Schließlich ist eine Diode 10 in Sperr-Richtung zwischen das Bezugspotential M und den Gateanschluß des Transistors 4 geschaltet.