Bloc opérateur électronique permettant d'engendrer un courant qui est une puissance rationnelle quelconque d'un autre courant

Abstract

 Ce bloc opérateur permet d'engendrer un second courant qui présente une relation, par rapport à au moins un premier courant, du type y=x^k/j, dans laquelle x est la valeur du premier courant et y la valeur du second courant, k et j étant, respectivement, des nombres entiers positifs distincts pouvant être choisis librement.
Il comprend une rangée de cellules (C₁, C₂, ..., C_j,...), chaque cellule comportant une conductance variable (G*_j), dont la valeur est proportionnelle au courant circulant dans la conductance variable de la cellule qui précède cette cellule dans la rangée.
La conductance (G*₁) de la première cellule (C₁) est proportionnelle à un courant de référence (I₀).

Description

[0001] La présente invention est relative à un bloc opérateur électronique permettant d'engendrer un courant ayant une relation prédéterminée avec un autre courant.

[0002] Plus précisément, l'invention vise à fournir un bloc opérateur capable de mettre en oeuvre la relation :

dans laquelle x est représentatif d'un premier courant, y est représentatif d'un second courant et k et j sont deux entiers dont le rapport définit l'exposant de la valeur x. Par conséquent, le bloc opérateur selon l'invention sera capable d'engendrer à partir d'un premier courant x, un autre courant y qui peut être une puissance rationnelle quelconque du premier courant.

[0003] Un bloc opérateur de ce type a été décrit dans un article de X. Arreguit, E. A. Vittoz et M. Merz, publié dans IEEE Journal of Solid State Circuits, Vol SC-22, N0.3, juin 1987, ce bloc opérateur étant, dans le cadre décrit, destiné notamment à être incorporé dans un compresseur de données appliqué à une aide auditive.

[0004] La figure 4 de cet article montre un exemple de réalisation d'un tel bloc opérateur dans lequel on utilise des transistors bipolaires compatibles, (ou transistors bipolaires latéraux compatibles avec une technologie CMOS), pour établir la relation entre les deux courants. L'exposant de la valeur du premier courant est déterminé par un composant résistif dont on suggère de faire varier la valeur afin de permettre l'obtention d'une valeur d'exposant variable. Plus précisément, on prévoit un banc de résistances en série, les résistances pouvant sélectivement être mises en circuit à l'aide de transistors MOS de sélection.

[0005] Ce bloc opérateur connu présente l'inconvénient de nécessiter non seulement des transistors bipolaires compatibles mais surtout des composants résistifs, peu compatibles avec les techniques récentes de réalisation de circuits exclusivement CMOS dépourvus de tout composant résistif. De plus, les applications d'un tel bloc sont limitées à cause, d'une part, du fait que la valeur de l'exposant variable doive être comprise entre 0 et 1 et, d'autre part, des différentes précautions qui doivent être prises pour tenir compte des caractéristiques des transistors bipolaires compatibles. L'invention a pour but de fournir un bloc opérateur du genre brièvement évoqué ci-dessus, mais qui soit dépourvu des inconvénients de l'art antérieur. En particulier, le bloc opérateur selon l'invention s'adapte parfaitement aux techniques modernes de réalisation des circuits CMOS et ne comporte aucun composant autre que des transistors MOS.

[0006] L'invention a donc pour objet un bloc opérateur électronique comportant une rangée de cellules (C₁, C₂, ..., C_j, ...) et permettant d'engendrer un second courant qui présente une relation, par rapport à au moins un premier courant, du type y = xⁱ, où x représente la valeur du premier courant, y la valeur du second courant et i est le rang de la cellule dans ladite rangée, ledit bloc opérateur étant caractérisé en ce que chaque cellule Cj comporte:

• une pseudo-conductance G*_j connectée entre une tension d'alimentation (V*_in) et une pseudo-masse (7) et engendrant un courant de sortie (I_j);
• un transistor de contrôle (T_j) traversé par le courant de sortie I_j-1 de la cellule précédente C_j-1 et capable de contrôler ladite pseudo-conductance G*_j de telle sorte que ledit courant de sortie I_j soit proportionnel au courant I_j-1 de la cellule précédente C_j; et
• un convoyeur de courant (T₃, T₅, T₆) pour convoyer ledit courant de sortie I_j vers, d'une part, ledit transistor de contrôle de la cellule suivante C_j+1 et, d'autre part, une sortie de la cellule C_j;

   et en ce que le courant traversant le transistor de contrôle de la première cellule C₁ de ladite rangée est un courant fixe (I₀), de sorte que le courant de sortie I_j d'une cellule quelconque C_j de la rangée est proportionnel à I₀^j.

[0007] Un autre objet de l'invention est un bloc opérateur comportant une rangée de cellules, dont les caractéristiques sont telles que mentionnées ci-dessus, et permettant d'engendrer un second courant qui présente une relation, par rapport à un premier courant, du type y = x^k/j, où x représente la valeur du premier courant, y la valeur du second courant et k et j le rang des cellules C_k et C_j, respectivement, ledit bloc étant caractérisé en ce qu'il comporte en outre un circuit d'asservissement (T₁) délivrant, à partir d'un courant d'entrée arbitrairement choisi (I_in) et du courant de sortie (I_j) d'une cellule C_j quelconque de ladite rangée, ladite tension d'alimentation (V*_in) telle que les courants I_in et I₁ restent égaux, de sorte que le courant de sortie I_k d'une cellule C_k est tel que I_k = I_in^k/j.

[0008] Grâce à ces caractéristiques, il devient possible de prélever dans ledit réseau sur une cellule donnée un courant y qui soit une puissance rationnelle donnée du courant envoyé dans une autre cellule, la puissance étant déterminée par le rapport des rangs qu'occupent ces cellules dans le réseau.

[0009] Le bloc opérateur suivant l'invention présente ainsi un grand choix, facilement obtenable par de simples branchements, de valeurs de courant qui ont entre eux la relation de puissance souhaitée.

[0010] En outre, il s'avère que ce bloc opérateur peut être réalisé entièrement selon la technologie CMOS sans nécessiter aucun composant résistif.

[0011] Le bloc opérateur selon l'invention peut également présenter l'une ou plusieurs des caractéristiques suivantes:

• le circuit d'asservissement est constitué d'un seul transistor MOS qui délivre une tension d'alimentation des pseudo-conductances à une valeur telle qu'elle assure l'égalité en un courant de sortie d'une cellule choisie et un courant d'entrée donné;
• les pseudo-conductances sont constituées, chacune, par un transistor MOS polarisé de manière à travailler dans un régime de faible inversion;
• les convoyeurs de courant sont réalisés à l'aide de miroirs de courant à deux sorties.

[0012] D'autres caractéristiques et avantages de l'invention apparaîtront au cours de la description qui va suivre, donnée uniquement à titre d'exemple et faite en se référant aux dessins annexés dans lesquels:

• la figure 1 est un premier schéma de principe d'un bloc opérateur selon l'invention;
• la figure 2 montre une variante du schéma de la figure 1;
• la figure 3 est un exemple de réalisation en technologie CMOS d'une pseudo-conductance variable;
• la figure 4 représente une cellule du circuit de l'invention; et
• la figure 5 montre une réalisation d'un bloc opérateur selon l'invention.

[0013] La figure 1 montre un premier schéma de principe de l'invention. Celui-ci comprend un réseau de conductances G*₁ à G*_N, connectées en parallèle entre une ligne d'alimentation 2, portée à la tension V*_in, et la masse 3. La raison de l'astérisque affectant certaines références sera expliquée en relation avec les figures suivantes de la description. La conductance G*₁ est une conductance fixe, alors que les conductances G*₂ à G*_N du réseau sont des conductances variables (comme l'indique la flèche qui les traverse), chaque conductance variable étant contrôlée de manière que sa valeur soit proportionnelle au courant qui traverse la conductance qui la précède. Ainsi, G*₂ est proportionnelle à I₁, G*₃ est proportionnelle à I₂, ..., G*_N est proportionnelle à I_N1. Pour le réseau de la figure 1, on peut donc écrire:



où 1 / V*₀ représente une constante de proportionnalité





etc.

[0014] De ce qui précède, on peut déduire que I₂ est proportionnel à I₁², que I₃ est proportionnel à I₁³, ..., I_N est proportionnel à I₁^N. Ainsi, pour le réseau de la figure 1, chaque branche k est parcourue par un courant I_k, qui est proportionnel à la k^ème puissance de I₁. La tension d'entrée V*_in peut être ajustée pour que le courant I₁ soit égal à une valeur de référence. Les courants I_j, ..., I_k peuvent être extraits du réseau par des convoyeurs de courant. Avec l'utilisation proposée, comme on le verra ci-après, de pseudo-conductances en technologie CMOS, l'extraction des courants de sortie peut être faite au moyen de simples miroirs de courant.

[0015] Le schéma de la figure 2 montre une variante de celui de la figure 1, selon laquelle la tension d'entrée V*_in est telle que le courant dans une branche donnée j (ici, j = 3) est égal à un courant fixe d'entrée I_in. Pour cela, un générateur de courant 4, délivrant le courant I_in, est connecté en série, entre l'alimentation 2 et la masse 3, avec la conductance G*₃ qui est parcourue par le courant I₃. Le noeud 6, commun au générateur de courant 4 et à la conductance G*₃, est relié à l'entrée inverseuse (-) d'un amplificateur opérationnnel 5, dont l'autre entrée (+) est à la masse. La tension V*_in, à la sortie de l'amplificateur 5, est appliquée à la borne d'alimentation 2 du réseau et est telle qu'elle assure l'égalité entre les courants I₃ et I_in. Selon l'arrangement de la figure 2, il est alors possible de fixer la valeur du courant dans une branche quelconque du réseau et l'on a les relations suivantes:

I₁ est proportionnel à V*_in

I₂ est proportionnel à I₁²

I₃ est proportionnel à I₁³

D'où l'on déduit, I₁ est proportionnel à (I_in)^1/3.

[0016] Ainsi, en assurant que le courant I_j est égal à un courant d'entrée donné I_in, on obtient, pour le courant I_k dans la branche k:
I_k est proportionnel à (I_in)^k/j.

[0017] Pour la suite de la description, on fera référence à l'article de E. A. Vittoz et X. Arreguit, intitulé "Linear Networks Based on Transistors", paru dans Electronics Letters du 4 février 1993, Vol. 29, No. 3, pp. 297-298. Cet article décrit, en particulier, le principe des pseudo-conductances et définit les pseudo-tensions. Comme dans l'article, l'utilisation dans la présente description d'un astérisque affectant une référence permet de reconnaître les pseudo-conductances G* et les pseudo-tensions V*.

[0018] La figure 3 montre un exemple de pseudo-conductance variable dans une technologie de type CMOS. La conductance variable G* est constituée par un transistor MOS de type P, travaillant en faible inversion, dont la grille est connectée à la grille d'un transistor de contrôle T, lui-même également de type P et travaillant en faible inversion, ayant son drain à une tension fixe V_F, sa source connectée à sa grille et dont le courant de canal est I.

[0019] Une description des caractéristiques des transistors MOS travaillant en faible inversion peut être trouvée dans l'article de E. A. Vittoz et J. Fellrath, intitulé "CMOS Analog Integrated Circuits Based on Weak Inversion Opération" et paru dans Journal of Solid State Circuits, Vol. SC-12, June 1977, pp. 224-231.

[0020] Si la tension à la borne 7 du transistor G* est suffisamment faible par rapport à sa tension de grille, alors le transistor G* est en régime saturé et la borne 7 peut être considérée comme une pseudo-masse (voir article de E. A. Vittoz et X. Arreguit précité). Le transistor G* se comporte, alors, comme une conductance à la terre et l'on peut écrire:

où V*₀ représente un coefficient de valeur arbitraire.

[0021] La figure 4 montre le schéma complet d'une cellule J d'un réseau, ou bloc opérateur, selon l'invention. On reconnaît le transistor faisant office de pseudo-conductance variable G_j*, connecté entre la tension d'entrée V*_in et la pseudo-masse 7, et le transistor de contrôle T_j, connecté à une tension fixe V_F et alimenté par un courant I_j-1. Ce courant I_j-1 est extrait de la cellule précédente par l'intermédiaire d'un miroir de courant formé des transistors M₁ et M₂, tous deux de type N; le transistor M₂ étant connecté en série avec le transistor T_j entre la tension fixe V_F et la masse 3 et le transistor M₁, monté en diode, étant connecté entre la borne 8 et la masse et ayant sa grille connectée à celle de M₂. Le miroir de courant en technologie MOS est bien connu dans la littérature. Si les transistors M₁ et M₂ ont des dimensions identiques (même valeur du rapport de la largeur W à la longueur L de leur canal) et sont disposés très près l'un de l'autre sur le même substrat, alors ils sont parcourus par le même courant de canal. Il convient de noter, cependant, que le rapport des courants peut être rendu différent de l'unité en modifiant le rapport dimensionnel W/L d'un des deux transistors du miroir par rapport à l'autre. La borne 7 de sortie de la cellule j constitue la borne d'entrée de la cellule suivante J+1. De même, la borne d'entrée 8 de la cellule j constitue la borne de sortie de la cellule précédente j-1.

[0022] Le schéma complet du réseau, ou bloc opérateur, de l'invention est représenté à la figure 5. Il est composé d'un ensemble de cellules C₁, C₂, ..., C_j, .... Les cellules sont toutes identiques; elles comprennent, si l'on se reporte à la cellule C_j, un transistor de type P qui constitue la pseudo-conductance variable G*_j, un transistor T_j de contrôle de cette pseudo-conductance et un miroir de courant formé d'un premier transistor, de type N monté en diode, T₅ et de deux transistors de sortie T₃ et T₆, également de type N. Le premier transistor T₃ permet d'appliquer le courant I_j, traversant la pseudo-conductance G*_j, au transistor de contrôle (analogue au transistor Tj) de la cellule suivante C_j+1 De la même manière, le transistor de contrôle T_j de la cellule C_j reçoit le courant I_j-1 de la cellule précédente par l'intermédiaire d'un transistor de sortie (analogue au transistor T₆) du miroir de courant de la cellule précédente C_j-1 Le transistor de sortie T₃ permet d'extraire le courant I_j de la cellule C_j, s'il doit servir dans la boucle d'asservissement décrite ci-après. Le transistor T_j est connecté, en série avec le transistor de sortie (analogue à T₆) du miroir de courant de la cellule précédente C_j-1, entre une tension fixe positive V+ et une tension fixe négative (ou masse) V-. Le transistor constituant la conductance variable G*_j est connecté, en série avec le transistor T₅, entre la tension d'entrée V*_in et la masse. Cette tension d'entrée V*_in est engendrée par le transistor T₁, dont le canal de type N est connecté entre une tension d'alimentation V_alim et la ligne 1 de l'alimentation V*_in. La grille 5 du transistor T₁ reçoit un courant d'entrée I_in ainsi que le courant de sortie I_j de la cellule choisie. Le transistor T₁ opère en suiveur de tension; il fournit, à la ligne 1, une tension V*_in, qui est telle qu'elle assure l'égalité entre le courant d'entrée I_in et le courant I_j de la cellule choisie. La tension V_alim est une tension fixe d'alimentation, dont la valeur doit être suffisamment supérieure à la tension V+ pour assurer le fonctionnement correct du réseau. Des moyens de connexion (non représentés) permettent de connecter à la grille 5 du transistor T₁ n'importe quel courant de sortie I_j. La cellule C₁ ne diffère des autres cellules du réseau que par le fait que le courant I₀ fourni au transistor de contrôle (analogue au transistor T_j de la cellule C_j) est engendré par une source de courant 4, reliée en série avec ledit transistor de contrôle.

[0023] Il est à noter que, malgré le fait que la technologie CMOS soit préférée pour la réalisation du bloc opérateur selon l'invention, les spécialistes sauront que ce dernier peut également être réalisé à l'aide de transistors bipolaires.

Revendications

1. Bloc opérateur électronique comportant une rangée de cellules (C₁, C₂, ..., C_j, ...) et permettant d'engendrer un second courant qui présente une relation, par rapport à au moins un premier courant, du type y = xⁱ, où x représente la valeur du premier courant, y la valeur du second courant et i est le rang de la cellule dans ladite rangée, caractérisé en ce que chaque cellule Cj comporte:

- une pseudo-conductance G*_j connectée entre une tension d'alimentation (V*_in) et une pseudo-masse (7) et engendrant un courant de sortie (I_j);

- un transistor de contrôle (T_j) traversé par le courant de sortie I_j-1 de la cellule précédente C_j-1 et capable de contrôler ladite pseudo-conductance G*_j de telle sorte que ledit courant de sortie I_j soit proportionnel au courant I_j-1 de la cellule précédente C_j-1 ; et

- un convoyeur de courant (T₃, T₅, T₆) pour convoyer ledit courant de sortie I_j vers, d'une part, ledit transistor de contrôle de la cellule suivante C_j+1 et, d'autre part, une sortie de la cellule C_j;

   et en ce que le courant traversant le transistor de contrôle de la première cellule C₁ de ladite rangée est un courant fixe (I₀), de sorte que le courant de sortie I_j d'une cellule quelconque C_j de la rangée est proportionnel à I₀^j.

2. Bloc opérateur comportant une rangée de cellules selon la revendication 1 et permettant d'engendrer un second courant qui présente une relation, par rapport à un premier courant, du type y = x^k/j, où x représente la valeur du premier courant, y la valeur du second courant et k et j le rang des cellules C_k et C_j, respectivement, caractérisé en ce qu'il comporte en outre un circuit d'asservissement (T₁) délivrant, à partir d'un courant d'entrée arbitrairement choisi (I_in) et du courant de sortie (I_j) d'une cellule C_j quelconque de ladite rangée, ladite tension d'alimentation (V*_in) telle que les courants I_in et I₁ restent égaux, de sorte que le courant de sortie I_k d'une cellule C_k est tel que I_k = I_in^k/j.

3. Bloc opérateur selon la revendication 2, caractérisé en ce que ledit circuit d'asservissement est constitué d'un transistor MOS (T₁), dont la grille est connectée à un noeud (5) recevant ledit courant d'entrée (I_in) et dont est extrait ledit courant de sortie quelconque (I_j) et dont le canal est relié entre une tension fixe d'alimentation (V_alim) et le noeud d'alimentation (V*_in) de toutes les pseudo-conductances; ledit transistor MOS agissant comme un suiveur de tension.

4. Bloc opérateur selon l'une des revendications 1 à 3, caractérisé en ce que lesdites pseudo-conductances sont constituées, chacune, par un transistor MOS (G*_j), dont la grille est reliée à la grille de son transistor de contrôle, le transistor de contrôle a sa grille connectée à sa source et son drain connecté à une tension fixe d'alimentation et en ce que les transistors de contrôle et pseudo-conductances sont polarisés de façon à travailler dans un régime de faible inversion.

5. Bloc opérateur selon la revendication 4, caractérisé en ce que les transistors formant lesdites pseudo-conductances (G*_j) sont en régime saturé.

6. Bloc opérateur selon l'une quelconque des revendications 1 à 5, caractérisé en ce que lesdits convoyeurs de courant sont réalisés à l'aide de miroirs de courant à deux sorties; le miroir de courant de chaque cellule étant connecté en série avec ladite pseudo-conductance.

7. Bloc opérateur selon la revendication 6, caractérisé en ce que lesdits transistors de contrôle et pseudo-conductances sont des transistors MOS à canal P et lesdits miroirs de courant et transistor suiveur sont des transistors MOS à canal N.

Dessins