



Europäisches Patentamt
European Patent Office
Office européen des brevets



(11) **EP 1 122 680 A1**

(12) **EUROPÄISCHE PATENTANMELDUNG**

(43) Veröffentlichungstag:
08.08.2001 Patentblatt 2001/32

(51) Int Cl.7: **G06G 7/163**

(21) Anmeldenummer: **01101088.1**

(22) Anmeldetag: **18.01.2001**

(84) Benannte Vertragsstaaten:
**AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU
MC NL PT SE TR**
Benannte Erstreckungsstaaten:
AL LT LV MK RO SI

(72) Erfinder:
• **Donig, Guenter**
85586 Poing (DE)
• **Schmal, Josef**
81547 München (DE)

(30) Priorität: **04.02.2000 DE 10004995**

(74) Vertreter: **Fischer, Volker, Dipl.-Ing. et al**
Epping Hermann & Fischer
Ridlerstrasse 55
80339 München (DE)


(71) Anmelder: **Infineon Technologies AG**
81669 München (DE)

(54) **Analogmultiplizierer**

(57) Die vorliegende Erfindung sieht einen Analogmultiplizierer (AM) mit einer MOS-Eingangsstufe (T1, T1') vor. Dadurch ist eine Vergrößerung des Linearitätsbereichs des Multiplizierers erreichbar. In einer Weiterbildung der Erfindung ist eine Kaskode-Schaltung mit

einem zusätzlichen Paar von Bipolar-Transistoren (T4, T4') angegeben, wodurch eine höhere Linearität ohne Erhöhung der Versorgungsspannung erreichbar ist. Solche Analogmultiplizierer (AM) werden beispielsweise als Abwärtsmischer in Empfangspfaden von Mobilfunksystemen eingesetzt.

FIG 3



Beschreibung

[0001] Die Erfindung betrifft eine Analog-Multiplizierer-Schaltung zur Multiplikation zweier Differenzsignale.

[0002] Analogmultiplizierer multiplizieren zwei Differenzsignale miteinander, so daß am Ausgang eines Analogmultiplizierers das multiplizierte Signal ableitbar ist. Analogmultiplizierer werden beispielsweise in Mobilfunkanwendungen eingesetzt. Zur Bildung der Zwischenfrequenz wird beispielsweise beim GSM-Mobilfunk-Standard das in die Antenne eingekoppelte Empfangssignal vorverstärkt und in einem Analogmultiplizierer beziehungsweise Abwärtsmischer mit einem Lokaloszillator-Signal multipliziert, so daß am Ausgang des Analogmultiplizierers ein multipliziertes Signal, das Zwischenfrequenz-Signal, zur weiteren Verarbeitung zur Verfügung steht.

[0003] Ein gattungsbildender Analogmultiplizierer ist als Gilbert-Zelle bekannt und beispielsweise in Gray, Meyer: "Analysis and Design of Analog Integrated Circuits", third edition 1993, John Wiley and Sons, auf den Seiten 667 bis 681 beschrieben. Diese Gilbert-Multiplizierschaltung ist aus bipolaren npn-Transistoren aufgebaut. Ein emittergekoppeltes Transistorenpaar ist in Serie zu zwei, über Kreuz gekoppelten, emittergekoppelten Transistorenpaaren geschaltet. Die Gilbert-Zelle erlaubt die Multiplikation zweier Differenzsignale, wobei eine Vier-Quadranten-Multiplikation möglich ist. Die beschriebene Gilbert-Zelle weist den Nachteil auf, daß sie nur einen sehr kleinen linearen Bereich hat. Die DC-Transferkennlinie der Gilbert-Zelle ist das Produkt der hyperbolischen Tangensfunktionen der beiden Differenz-Eingangsspannungen. Die Tangens-Hyperbolicus-Funktion ist aber nur für kleine Argumente, das heißt kleine Differenzspannungswerte, linear. Nur im linearen Bereich jedoch werden die Differenzspannungssignale verzerrungsfrei durch den Multiplizierer weiterverarbeitet.

[0004] Mobilfunksysteme werden in zunehmendem Maße in Kraftfahrzeugen eingesetzt. Beispielsweise bei Autotelefonen, in deren Empfangspfad Analogmultiplizierer als Abwärtsmischer eingesetzt werden, besteht die Forderung nach einer höheren Linearität beziehungsweise einem größeren Linearitätsbereich des Mixers.

[0005] Aufgabe der vorliegenden Erfindung ist es, einen Analogmultiplizierer anzugeben, welcher eine höhere Linearität aufweist.

[0006] Erfindungsgemäß wird diese Aufgabe von einem Analogmultiplizierer gelöst, mit zwei ersten Transistoren, die miteinander verbunden sind, und denen ein erstes Differenz-Signal zuführbar ist, mit zwei zweiten, emittergekoppelten Transistoren, mit zwei dritten, emittergekoppelten Transistoren, wobei die zwei zweiten Transistoren mit den zwei dritten Transistoren über Kreuz gekoppelt sind, wobei ein erster Transistor in Serie zu den zwei zweiten Transistoren, und wobei ein an-

derer erster Transistor in Serie zu den zwei dritten Transistoren geschaltet ist, wobei den zwei zweiten und zwei dritten Transistoren ein zweites Differenz-Signal zuführbar ist, und wobei an den zwei zweiten und an den zwei dritten Transistoren ein drittes Differenz-Signal als Ausgangssignal ableitbar ist, wobei die zwei ersten Transistoren MOS-Transistoren sind, deren Gates miteinander verbunden sind.

[0007] Um den Linearitätsbereich des Analogmultiplizierers zu vergrößern, werden MOS-Transistoren als Eingangsstufe verwendet.

[0008] Der Analogmultiplizierer weist zwei erste Transistoren auf, welche miteinander verbunden sind, und denen ein erstes, zu multiplizierendes Differenz-Signal zuführbar ist. In Serie zu den beiden ersten Transistoren ist jeweils ein emittergekoppeltes Transistorpaar geschaltet, wobei je zwei zweite Transistoren, deren Emitter miteinander verbunden sind, sowie zwei dritte Transistoren, deren Emitter verbunden sind, ein Transistorpaar bilden. Diese Transistorpaare sind über Kreuz miteinander gekoppelt. Den Basisanschlüssen der zweiten beziehungsweise dritten Transistoren ist ein zweites, zu multiplizierendes Differenz-Signal zuführbar. An den Kollektoranschlüssen der zweiten beziehungsweise dritten Transistoren ist das multiplizierte Signal abgreifbar. Die beschriebene Schaltung zur Bildung eines Analogmultiplizierers weist den Vorteil einer höheren Linearität beziehungsweise eines größeren linearen Bereichs auf.

[0009] In einer vorteilhaften Ausführungsform der vorliegenden Erfindung sind die MOS-Transistoren über je einen Widerstand nach Masse geschaltet.

[0010] In einer weiteren vorteilhaften Ausbildung der Erfindung sind die Gates der beiden MOS-Transistoren verbunden und der Verbindungsknoten ist über einen Kondensator nach Masse geschaltet. An diesem Punkt ist eine Bias-Spannung einstellbar.

[0011] In einer weiteren, vorteilhaften Ausführungsform der vorliegenden Erfindung sind zusätzliche, vierte Transistoren zur Bildung einer Kaskode-Schaltung angeordnet. Dabei ist jeweils ein vierter Transistor in Serie zwischen einem ersten Transistor und ein von den zweiten beziehungsweise dritten Transistoren gebildetes, emittergekoppeltes Transistorpaar geschaltet. Diese Anordnung hat den Vorteil, die höhere Linearität mit einer geringen Versorgungsspannung zu kombinieren.

[0012] MOS-Transistoren haben zwischen Drain und Source beziehungsweise zwischen Gate und Drain parasitäre Kapazitäten. Bei hohen Frequenzen wird ohne die Verwendung der vierten Transistoren der Pfad von den Emitterknoten der zweiten Transistoren beziehungsweise von den Emitterknoten der dritten Transistoren nach Masse relativ niederohmig. Das an die Multipliziererschaltung anlegbare zweite Differenz-Signal generiert an den Emitterknoten der zweiten beziehungsweise dritten Transistoren durch einen Gleichrichtvorgang an den Basis-Emitter-Dioden der zweiten beziehungsweise dritten Transistoren ein Gleichtakt-

spannungssignal mit der doppelten Frequenz des zweiten, zuführbaren Differenz-Signals. Dieses Gleichtaktspannungssignal erzeugt ein Gleichtaktstromsignal, da durch die mit parasitären Kapazitäten behafteten MOS-Transistoren niederohmige Pfade gebildet sind. Dieses Gleichtaktstromsignal erzeugt wiederum am Ausgang der Schaltung an einem anschließbaren Lastwiderstand ein Gleichtaktspannungssignal, welches eine hohe Signalamplitude aufweist, wenn der Lastwiderstand groß ist. Das hohe Gleichtaktspannungssignal überlagert sich dem Nutzsignal am Ausgang, das heißt dem an den zweiten beziehungsweise dritten Transistoren abgreifbaren dritten Differenz-Signal. Es führt dazu, daß der Nutzsignalausgangspegel der Multiplizierschaltung schon vor der eigentlichen Linearitätsgrenze in die Begrenzung gelangt. Eine Erhöhung der Versorgungsspannung verringert die Begrenzung des Nutzsignalpegels am Ausgang des Multiplizierers. Das Einfügen von vierten Transistoren in die Schaltung verhindert, daß niederohmige Pfade gebildet werden, und somit weist diese Schaltung neben dem Vorteil der höheren Linearität zusätzlichen den Vorteil der geringen Versorgungsspannung auf. Denn eine Erhöhung der Versorgungsspannung ist systembedingt oft unmöglich beziehungsweise nicht wünschenswert.

[0013] In einer weiteren, vorteilhaften Ausführungsform der vorliegenden Erfindung sind die vierten Transistoren in einem Knoten miteinander verbunden, wobei dieser Knoten an einem zweiten Kondensator angeschlossen ist, welcher mit Masse verbunden ist. An diesem Knoten ist eine zweite Bias-Spannung zuführbar.

[0014] Weitere Einzelheiten und Ausführungsformen der vorliegenden Erfindung sind in den Unteransprüchen angegeben.

[0015] Die Erfindung wird nachfolgend an mehreren Ausführungsbeispielen anhand der Zeichnungen näher erläutert.

[0016] Es zeigen:

Figur 1 Eine erste Ausführungsform der vorliegenden Erfindung an einem Blockschaltbild,

Figur 2 Das Ausführungsbeispiel gemäß Figur 1, wobei die parasitären Kapazitäten der MOS-Transistoren eingezeichnet sind,

Figur 3 Eine Weiterbildung des Ausführungsbeispiels gemäß Figur 1, und

Figur 4 Ein Anwendungsbeispiel der Erfindung als Abwärtsmischer in einem Empfangspfad eines Mobilfunksystems.

[0017] Figur 1 zeigt eine erste Ausführungsform eines AnalogMultiplizierers mit einer MOS-Eingangsstufe. Die Eingangsstufe weist zwei erste Transistoren in MOS-Technologie auf, wobei die Gates der ersten Transistoren miteinander verbunden sind. Die Source-An-

schlüsse der Transistoren sind über je einen Widerstand $R1$, $R1'$ mit Masse verbunden. Die verbundenen Gates der Transistoren $T1$, $T1'$ sind über einen Kondensator $C1$ nach Masse gelegt. Den Source-Anschlüssen der ersten Transistoren $T1$, $T1'$, welche mit dem Substrat verbunden sind, ist ein erstes Differenz-Signal MI , MI' zuführbar. Eine Bias-Vorspannung $U1$ ist über dem Kondensator $C1$ beziehungsweise an dem Gate der ersten Transistoren $T1$, $T1'$ anlegbar. Die Drain-Anschlüsse der ersten Transistoren $T1$, $T1'$ sind jeweils mit den Emitteranschlüssen eines emittergekoppelten Transistorpaares verbunden. Hierbei bilden zwei zweite Transistoren und zwei dritte Transistoren je ein Transistorpaar. Die Emitter der zwei zweiten Transistoren sind im Knoten $E2$ verbunden, die Emitteranschlüsse der zwei dritten Transistoren sind im Knoten $E3$ verbunden. Die beiden von den zweiten und dritten Transistoren gebildeten Transistorpaare sind über Kreuz gekoppelt. Hierfür sind die Basisanschlüsse der beiden benachbarten Transistoren $T2'$, $T3$ verbunden, sowie die Basisanschlüsse der Transistoren $T2$, $T3'$. Diesen Basisanschlüssen ist ein zweites Differenz-Signal LO , LO' zuführbar. Die Kollektoranschlüsse der Transistoren $T2$, $T3$ sowie $T2'$, $T3'$ sind miteinander verbunden. An den Kollektoranschlüssen dieser beiden Transistorpaare ist das multiplizierte Signal als drittes Differenz-Signal ableitbar. Die Verwendung einer MOS-Eingangsstufe führt zu einem vorteilhaften, größeren Linearitätsbereich der Multiplizierschaltung.

[0018] MOS-Transistoren weisen gegenüber Bipolar-Transistoren größere parasitäre Kapazitäten auf, insbesondere zwischen Gate und Drain und zwischen Drain und Substrat. Diese Kapazitäten der MOS-Transistoren werden auch als Rückwirkungskapazität und Ausgangskapazität bezeichnet. Bei hohen Frequenzen entsteht zwischen den Emitterknoten $E2$ beziehungsweise $E3$ nach Masse je ein relativ niederohmiger Pfad. Dies kann im Betrieb des Analogmultiplizierers dazu führen, daß die Frequenz FLO des am zweiten Differenz-Signal-Eingangs LO , LO' zuführbaren Signals durch einen Gleichrichtvorgang an den Basis-Emitter-Dioden der zweiten und dritten Transistoren $T2$, $T2'$, $T3$, $T3'$ als Gleichtaktspannungssignal mit der doppelten Frequenz (zwei mal FLO) an den Emitterknoten $E2$, $E3$ meßbar ist. Zur Veranschaulichung zeigt Figur 2 die Schaltungsanordnung mit den eingezeichneten, parasitären Kapazitäten CDS , CDS' , CGD , CGD' , sowie mit den dadurch verursachten Gleichtaktströmen, I , I' der Frequenz zwei mal FLO . Falls am Ausgang des Analogmultiplizierers, das heißt an den Kollektoranschlüssen der zweiten und dritten Transistoren, ein hoher Lastwiderstand angeschlossen ist, so wird das Gleichtaktstromsignal am Ausgang in ein Gleichtaktspannungssignal hoher Signalamplitude konvertiert. Dieses hohe Gleichtaktspannungssignal, welches sich dem Nutzsignal überlagert, das an den Anschlüssen MO , MO' der Analogmultiplizierschaltung abgreifbar ist, führt dazu, daß die Versorgungsspannung der Schaltungsanordnung erhöht

werden muß, um zu verhindern, daß der Pegel des Nutzsignals am Ausgang des Multiplizierers schon vor der eigentlichen Linearitätsgrenze in die Begrenzung getrieben wird.

[0019] Figur 3 zeigt ein zweites Ausführungsbeispiel der vorliegenden Erfindung, bei welcher der vergrößerte Linearitätsbereich ohne Erhöhung der Versorgungsspannung erreicht ist. Bipolar-Transistoren haben signifikant geringere parasitäre Kapazitäten gegenüber MOS-Transistoren. Aus diesem Grund sind zusätzliche Bipolar-Transistoren T4, T4' zwischen die Emitterknoten E2, E3 und die Drain-Anschlüsse der ersten Transistoren T1, T1' geschaltet. Dabei ist jeweils der Kollektoranschluß der Transistoren T4, T4' mit je einem Emitterknoten E2, E3 verbunden, und die Emitteranschlüsse der vierten Transistoren T4, T4' sind mit den Drain-Anschlüssen der ersten Transistoren T1, T1' verbunden. Die Basis-Anschlüsse der vierten Transistoren T4, T4' sind miteinander in einem Knoten verbunden, an den ein Kondensator C2, welcher gegen Masse geschaltet ist, angeschlossen ist. Über diesen Kondensator C2 ist eine zweite Bias-Spannung U2 anlegbar. Durch das serielle Einfügen zusätzlicher, vierter Transistoren T4, T4' unter Bildung einer Kaskode-Stufe werden die Pfade von den Emitterpunkten E2, E3 über die ersten Transistoren T1, T1' nach Masse auch bei hohen Frequenzen nicht niederohmig. Die Entstehung eines Gleichtaktsignals, welches doppelte Frequenz gegenüber dem am zweiten Differenz-Signal-Eingang der Schaltung zu-führbaren Signal aufweist, wird hierdurch stark unterdrückt. Folglich kommt es nicht zur Überlagerung eines Gleichtaktsignals mit dem Nutzsignal am Ausgang MO, MO' der Multiplizierschaltung. Deshalb kann auf eine Erhöhung der Versorgungsspannung verzichtet werden. Somit weist die Schaltung eines Analogmultiplizierers gemäß Figur 3 den Vorteil auf, daß ein Multiplizierer mit vergrößerter Linearität auch in solchen Systemen einsetzbar ist, die systembedingt eine Erhöhung der Versorgungsspannung nicht erlauben.

[0020] Figur 4 schließlich zeigt ein Anwendungsbeispiel der beschriebenen Analogmultiplizierschaltung AM im Empfängerpfad eines Mobilfunksystems. Hierbei wird ein an einer Antenne ANT einkoppelndes Empfangssignal in einem rauscharmen Vorverstärker AMP vorverstärkt und einem Abwärtsmischer, welcher als Analogmultiplizierer AM ausgeführt ist, an dessen ersten Differenz-Signal-Eingang MI, MI' zugeführt. Der zweite Differenz-Signal-Eingang des Analogmultiplizierers AM ist mit einem Lokaloszillator an den Eingängen LO, LO' verbunden. Das multiplizierte Signal steht an den Ausgängen MO, MO' des Analogmultiplizierers zur Verfügung. In Empfangspfaden eines Mobilfunksystems ist dieses Ausgangssignal das Zwischenfrequenz-Signal.

[0021] Der vergrößerte Linearitätsbereich eines Analogmultiplizierers erlaubt es nunmehr, eine Schaltungsanordnung gemäß Figur 4 in vorteilhafter Weise beispielsweise in Kraftfahrzeug-Mobilfunksystemen einzu-

setzen.

Patentansprüche

1. Analogmultiplizierer

- mit zwei ersten Transistoren (T1, T1'), die miteinander verbunden sind, und denen ein erstes Differenz-Signal (MI, MI') zuführbar ist,
- mit zwei zweiten, emittergekoppelten Transistoren (T2, T2'),
- mit zwei dritten, emittergekoppelten Transistoren (T3, T3'),
- welche mit den zwei zweiten Transistoren (T2, T2') über Kreuz gekoppelt sind,
- wobei ein erster Transistor (T1) in Serie zu den zwei zweiten Transistoren (T2, T2'), und ein anderer erster Transistor (T1') in Serie zu den zwei dritten Transistoren (T3, T3') geschaltet ist,
- wobei den zwei zweiten und den zwei dritten Transistoren ein zweites Differenz-Signal (LO, LO') zuführbar ist, und
- wobei an den zwei zweiten und an den zwei dritten Transistoren (T2, T2', T3, T3') ein drittes Differenz-Signal (MO, MO') als Ausgangssignal ableitbar ist,

dadurch gekennzeichnet, daß

- die zwei ersten Transistoren (T1, T1') MOS-Transistoren sind, deren Gates miteinander verbunden sind.

2. Analogmultiplizierer nach Anspruch 1,

dadurch gekennzeichnet, daß die MOS-Transistoren (T1, T1') über je einen Widerstand (R1, R1') mit Masse verbunden sind.

3. Analogmultiplizierer nach Anspruch 1 oder 2,

dadurch gekennzeichnet, daß die Gates der MOS-Transistoren (T1, T1') über einen Kondensator (C1) mit Masse verbunden sind.

4. Analogmultiplizierer nach einem der Ansprüche 1 bis 3,

dadurch gekennzeichnet, daß zwischen einem ersten Transistor (T1) und den beiden zweiten Transistoren (T2, T2') sowie zwischen einem anderen ersten Transistor (T1') und den beiden dritten Transistoren (T3, T3') jeweils ein vierter Transistor (T4, T4') zur Bildung einer Kaskode-Schaltung in Serie geschaltet ist.

5. Analogmultiplizierer nach Anspruch 4,

dadurch gekennzeichnet, daß die vierten Transistoren (T4, T4') in einem Knoten miteinander ver-

bunden sind, an dem ein zweiter Kondensator (C2) angeschlossen ist, der mit Masse verbunden ist.

6. Analogmultiplizierer nach einem der Ansprüche 1 bis 5 zur Verwendung in einem Mobilfunksystem, 5
dadurch gekennzeichnet, daß das erste zuführbare Differenz-Signal (MI, MI') ein Empfangssignal ist, daß das zweite zuführbare Differenz-Signal (LO, LO') von einem Lokal-Oszillator generiert ist, und daß das dritte Differenz-Signal (MO, MO') ein 10
Zwischenfrequenzsignal ist.

15

20

25

30

35

40

45

50

55

FIG 1




FIG 2




FIG 3





FIG 4





Europäisches
Patentamt

EUROPÄISCHER RECHERCHENBERICHT

Nummer der Anmeldung
EP 01 10 1088

EINSCHLÄGIGE DOKUMENTE			
Kategorie	Kennzeichnung des Dokuments mit Angabe, soweit erforderlich, der maßgeblichen Teile	Betrifft Anspruch	KLASSIFIKATION DER ANMELDUNG (Int.Cl.7)
Y	KATSUJI KIMURA: "SOME CIRCUIT DESIGN TECHNIQUES USING TWO CROSS-COUPLED, EMITTER-COUPLED PAIRS" IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I: FUNDAMENTAL THEORY AND APPLICATIONS, US, IEEE INC. NEW YORK, Bd. 41, Nr. 5, 1. Mai 1994 (1994-05-01), Seiten 411-423, XP000460413 ISSN: 1057-7122 * Seite 411, rechte Spalte, Zeile 27 - Zeile 39; Abbildung 2E *	1,2	G06G7/163
Y	US 5 557 228 A (LIU SHEN-IUAN) 17. September 1996 (1996-09-17) * Spalte 5, Zeile 33 - Zeile 49; Abbildung 2 *	1,2	
			RECHERCHIERTE SACHGEBIETE (Int.Cl.7)
			G06G
Der vorliegende Recherchenbericht wurde für alle Patentansprüche erstellt			
Recherchenort DEN HAAG		Abschlußdatum der Recherche 5. März 2001	Prüfer Ledrut, P
KATEGORIE DER GENANNTEN DOKUMENTE		T : der Erfindung zugrunde liegende Theorien oder Grundsätze E : älteres Patentdokument, das jedoch erst am oder nach dem Anmeldedatum veröffentlicht worden ist D : in der Anmeldung angeführtes Dokument L : aus anderen Gründen angeführtes Dokument & : Mitglied der gleichen Patentfamilie, übereinstimmendes Dokument	
X : von besonderer Bedeutung allein betrachtet Y : von besonderer Bedeutung in Verbindung mit einer anderen Veröffentlichung derselben Kategorie A : technologischer Hintergrund O : mündliche Offenbarung P : Zwischenliteratur			

EPO FORM 1503 03 92 (P04C03)

**ANHANG ZUM EUROPÄISCHEN RECHERCHENBERICHT
ÜBER DIE EUROPÄISCHE PATENTANMELDUNG NR.**

EP 01 10 1088

In diesem Anhang sind die Mitglieder der Patentfamilien der im obengenannten europäischen Recherchenbericht angeführten Patentdokumente angegeben.

Diese Angaben dienen nur zur Unterrichtung und erfolgen ohne Gewähr.

05-03-2001

Im Recherchenbericht angeführtes Patentdokument	Datum der Veröffentlichung	Mitglied(er) der Patentfamilie	Datum der Veröffentlichung
US 5557228 A	17-09-1996	KEINE	

Für nähere Einzelheiten zu diesem Anhang : siehe Amtsblatt des Europäischen Patentamts, Nr.12/82