Adaption automatique de la tension d'alimentation d'un ecran electroluminescent en fonction de la luminance souhaitee

Description

[0001] La présente invention concerne des écrans matriciels à affichage électroluminescent composés d'un ensemble de diodes électroluminescentes. Il s'agit par exemple d'écrans composés de diodes organiques ("OLED" de l'anglais Organic Light Emitting Display) ou polymère ("PLED" de l'anglais Polymer Light Emitting Display). La présente invention concerne plus particulièrement la régulation de la tension d'alimentation des circuits de commande des diodes électroluminescentes de tels écrans.

[0002] La figure 1 représente un écran matriciel comportant n colonnes C₁ à C_n et k lignes L₁ à L_k permettant d'adresser n*k diodes électroluminescentes d dont les anodes sont connectées à une colonne et les cathodes à une ligne.

[0003] Des circuits de commande de lignes CL₁ à CL_k permettent de polariser respectivement les lignes L₁ à L_k. Seule une ligne est activée à la fois, et est polarisée à la masse. Les lignes non activées sont polarisées à une tension Vligne.

[0004] Des circuits de commande de colonnes CC₁ à CC_n permettent de polariser respectivement les colonnes C₁ à C_n. Les colonnes adressant les diodes électroluminescentes que l'on souhaite activer sont polarisées par un courant à une tension V_col supérieure à la tension de seuil des diodes électroluminescentes de l'écran. Les colonnes que l'on ne souhaite pas activer sont mises à la masse.

[0005] Une diode électroluminescente reliée à la ligne activée et à une colonne polarisée à V_col est alors passante et émet de la lumière. La tension V_ligne est prévue suffisamment élevée afin que les diodes électroluminescentes reliées aux lignes non activées et aux colonnes à la tension V_col ne soient pas conductrices et n'émettent pas de lumière.

[0006] La figure 2 représente un circuit de commande de colonne CC et un circuit de commande de ligne CL adressant respectivement une colonne C et une ligne L reliées à une diode électroluminescente d de l'écran. Le circuit de commande de ligne CL comprend un inverseur de puissance 1 commandé par un signal de commande de ligne φ_L. L'inverseur de puissance 1 comprend un transistor NMOS 2 permettant de décharger la ligne L quand φ_L est au niveau haut et un transistor PMOS 3 permettant de charger la ligne L à la tension de polarisation V_ligne quand φ_L est au niveau bas.

[0007] Le circuit de commande de colonne CC comprend un miroir de courant réalisé dans le présent exemple avec deux transistors 4, 5 de type PMOS. Le transistor 4 constitue la branche de référence du miroir et le transistor 5 constitue la branche de duplication. Les sources des transistors 4 et 5 sont connectées à une tension de polarisation V_pol de l'ordre de 15 V pour des écrans OLED. Les grilles des transistors 4 et 5 sont reliées l'une à l'autre. Le drain et la grille du transistor 4 sont reliés l'un à l'autre. Le transistor 4 est donc monté en diode, la tension source-grille (Vsg₄) étant égale à la tension source-drain (Vsd₄). Le courant traversant le transistor 4 est fixé par une source de courant 6 connectée au drain du transistor 4. La source de courant 6 fournit un courant I_l dit de "luminance". Le drain du transistor 5 est relié à la colonne C par l'intermédiaire d'un circuit de sélection de colonne composé d'un transistor PMOS 7 et d'un transistor NMOS 8. La source du transistor PMOS 7 est reliée au drain du transistor 5 et le drain du transistor 7 est relié à la colonne C. La source du transistor 8 est à la masse et son drain est connecté à la colonne C. Un signal de commande de colonne φ_C est relié à la grille du transistor PMOS 7 et à la grille du transistor NMOS 8. Quand le signal de commande de colonne φ_C est au niveau haut, le transistor 8 décharge la colonne C. Quand il est au niveau bas, le transistor 7 est passant et la colonne C se charge jusqu'à atteindre la tension V_col. Quand la ligne L et la colonne C sont activées, les signaux de commande de ligne φ_L et de colonne φ_C sont respectivement haut et bas, la diode électroluminescente d est passante et le courant traversant la diode est égal au courant de luminance I_l.

[0008] Cependant, pour que le circuit de commande de colonne CC fonctionne tel que décrit précédemment, il est nécessaire que la tension V_pol soit suffisamment élevée pour que la recopie du courant I_l soit correcte. La tension de polarisation V_pol est égale à la somme de la tension source-drain Vsd₂ du transistor 2, de la tension V_d aux bornes de la diode électroluminescente d, de la tension source-drain Vsd₇ du transistor 7 et de la tension source-drain Vsd₅ du transistor 5.

[0009] Quand la recopie du courant I_l est correcte, le transistor 5 est en régime de saturation et la tension Vsd₅ est au minimum égale à la tension source-drain Vsd₄ du transistor 4. Une recopie correcte impose donc que la tension de polarisation V_pol soit au moins égale à la somme précédemment mentionnée quand le courant la traversant est égal au courant de luminance I_l. Si la tension de polarisation V_pol est trop faible, le courant traversant la diode électroluminescente d est inférieur au courant I_l et la luminance des diodes est insuffisante.

[0010] Le courant de luminance I_l fourni par la source de courant 6 peut de façon générale varier en fonction de la luminance souhaitée pour l'écran. Quand le courant de luminance I_l augmente, la tension source-drain Vsd₄ du transistor 4 monté en diode augmente et la tension V_d de la diode électroluminescente d augmente aussi. Il s'ensuit que la tension de polarisation V_pol doit être suffisamment importante pour que le transistor 5 soit en saturation quel que soit le courant de luminance.

[0011] Toutefois, par souci d'économie d'énergie électrique, on cherche à réduire la tension de polarisation V_pol, ce qui permet ensuite de réduire la tension V_ligne des circuits de commande de ligne.

[0012] Il existe des circuits de commande qui ont une tension de polarisation V_pol fixe et déterminée en fonction du courant de luminance Il maximum souhaité. L'inconvénient de tels circuits est leur forte consommation d'énergie électrique.

[0013] Il existe d'autres circuits de commande pour lesquels la tension de polarisation V_pol varie en fonction du courant de luminance I₁ souhaité. Si le courant I₁ est faible, la tension V_pol est faible et inversement. Toutefois, il est nécessaire de prévoir une marge de sécurité pour tenir compte du vieillissement des diodes électroluminescentes de l'écran. En effet, à courant égal dans la diode électroluminescente d, la tension V_d aux bornes de la diode augmente avec le temps. Pour une même luminance, correspondant à un courant de luminance donné, la tension de polarisation minimale V_pol nécessaire augmente donc progressivement avec le temps. Les économies d'énergie obtenues pour ces circuits ne sont donc pas optimales.

[0014] Le document US5594463A décrit un écran matriciel à diodes électroluminescentes dans lequel la différence de tension sur une des diodes électroluminescentes est mesurée et la tension de polarisation du miroir de courant est adaptée en conséquence.

[0015] Les documents JP2000347613A et JP11272223A décrivent des écrans matriciels à diodes électroluminescentes dans lesquels la tension à la sortie de la source de courant pour une ou plusieurs diodes électroluminescentes est mesurée et la tension de polarisation des sources de courant est adaptée en conséquence.

[0016] Un objet de la présente invention est de prévoir un circuit de commande de colonne dont la tension de polarisation V_pol est la plus faible possible quel que soit le vieillissement des diodes électroluminescentes de l'écran.

[0017] Un autre objet de la présente invention est de prévoir un circuit de commande de conception simple.

[0018] Pour atteindre ces objets, la présente invention prévoit un dispositif de régulation de la tension de polarisation de circuits de commande de colonnes d'un écran matriciel composé de diodes électroluminescentes reliées chacune à une des lignes et à une des colonnes de l'écran, tel qu'énoncé en revendication 1.

[0019] La présente invention prévoit aussi un procédé de régulation de la tension de polarisation de circuits de commande de colonnes d'un écran matriciel composé de diodes électroluminescentes reliées chacune à une des lignes et à une des colonnes de l'écran, tel qu'énoncé en revendication 7.

[0020] Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles :

la figure 1, précédemment décrite, représente un écran électroluminescent matriciel ;

la figure 2, précédemment décrite, représente un circuit de commande de colonne et un circuit de commande de ligne adressant une diode électroluminescente d'un écran ;

la figure 3 illustre un exemple de réalisation du dispositif de régulation selon la présente invention ;

la figure 4 illustre un exemple de réalisation plus détaillé d'un élément du dispositif de la figure 3 ;

la figure 5 illustre un autre exemple de réalisation du dispositif de régulation selon la présente invention ; et

la figure 6 est un exemple de réalisation plus détaillé d'un élément du dispositif de la figure 4.

[0021] La figure 3 est un schéma d'un mode de réalisation de circuits de commande de colonne et du dispositif de régulation de la tension de polarisation V_pol selon la présente invention. Les circuits de commande de colonne comprennent un miroir de courant 9 composé d'une branche de référence b_ref et de n branches de duplication b₁ à b_n. Chaque branche est composée d'un transistor PMOS, P_ref pour la branche de référence et P₁ à P_n pour les branches b₁ à b_n. Les sources des transistors de chacune des branches sont connectées à la tension de polarisation V_pol et les grilles sont reliées les unes aux autres. Le drain et la grille du transistor P_ref de la branche de référence sont reliés à une source de courant de référence 10 en un point C_ref. La source de courant de référence 10 fournit un courant de luminance I_l. Le drain de chaque transistor P_i, i étant compris entre 1 et n, est relié à une colonne C_i de l'écran par l'intermédiaire d'un circuit de sélection de colonne tel que décrit en relation à la figure 2. L'ensemble des circuits de sélection de colonne sont représentés par un dispositif de sélection 11 commandé par un signal de colonne φ_C.

[0022] Chaque colonne C₁ à C_n est connectée à l'anode d'une diode respectivement D₁ à D_n. Les cathodes des diodes D₁ à D_n sont reliées à une source de courant 15 en un point C_o. La source de courant 15 fournit un courant dit d'observation I_ob choisi faible par rapport au courant de luminance minimal. Par ailleurs, le point de connexion C_ref est relié à l'anode d'une diode D_ref identique aux diodes D₁ à D_n, la cathode de la diode D_ref est connectée en un point C_oref à une source de courant 16 fournissant un courant égal au courant d'observation I_ob. Les points C_ref et C_oref sont reliés à deux entrées d'un circuit d'ajustement CR qui fournit la tension de polarisation V_pol.

[0023] Comme on l'a indiqué précédemment, les diodes électroluminescentes peuvent, même quand elles sont traversées par un même courant, présenter à leurs bornes des chutes de tension différentes. Notamment, cette chute de tension tend à augmenter quand les diodes électroluminescentes vieillissent. La présente invention vise à ajuster la tension V_pol pour tenir compte de ces variations de tension et assurer que le courant de luminance I_l choisi circule dans toutes les colonnes sélectionnées, V_pol restant aussi petit que possible.

[0024] Les diodes D₁ à D_n correspondant aux colonnes sélectionnées tendent à être conductrices. Toutefois, la diode reliée à la colonne ayant la tension la plus élevée impose la tension V_o sur les cathodes des diodes D₁ à D_n. Les autres diodes ne sont donc pas conductrices car la tension à leurs bornes est inférieure à leur tension de seuil. La tension V_o est l'image de la tension sur la colonne au potentiel le plus élevé décalée d'une tension de seuil de diode. De même, la tension V_oref au point de connexion C_oref est l'image de la tension Vref décalée d'une tension de seuil de diode.

[0025] Quand la tension V_o est supérieure à la tension V_oref, ceci signifie que le courant dans au moins une des colonnes de l'écran est inférieur au courant de luminance I_l choisi. Le circuit d'ajustement CR rehausse alors la tension de polarisation V_pol jusqu'à ce que les tensions V_o et V_oref soient égales.

[0026] Inversement, quand la tension V_o est inférieure à V_oref, ceci implique que le courant de luminance I_l choisi circule bien dans toutes les colonnes sélectionnées mais que la tension V_pol est trop élevée, ce qui entraîne une surconsommation d'énergie. Afin de réaliser des économies d'énergie électrique, le circuit d'ajustement diminue la tension de polarisation V_pol jusqu'à la tension V_pol minimale assurant une circulation du courant de luminance I_l dans toutes les colonnes sélectionnées.

[0027] La figure 4 est un schéma du circuit d'ajustement de la tension de polarisation V_pol en fonction de la différence entre les tensions V_o et V_oref.

[0028] Le circuit d'ajustement comprend un amplificateur d'erreur 20, un amplificateur opérationnel 21 et une bascule RS 22 fonctionnant avec une tension d'alimentation faible, par exemple 3,3 V. L'amplificateur d'erreur 20 reçoit sur une entrée positive, la tension V_o et sur une entrée négative, la tension V_oref. Dans le cas où les niveaux des tensions V_o et V_oref sont très élevés pour l'amplificateur d'erreur 20, on pourra prévoir un convertisseur de tension fournissant des tensions proportionnelles aux tensions V_o et V_oref, sur une plage de tension plus faible.

[0029] L'amplificateur d'erreur 20 amplifie la différence entre V_o et V_oref et fournit un signal d'erreur er qui varie par exemple entre 1 et 2 V. Quand les tensions V_o et V_oref sont égales, le signal d'erreur vaut par exemple 1,5 V. Plus la tension V_o est élevée par rapport à V_oref, et plus le signal d'erreur er est élevé et inversement. Le signal er est appliqué à l'entrée positive de l'amplificateur différentiel 21. La sortie de l'amplificateur différentiel 21 est reliée à la borne de réinitialisation R (reset) de la bascule RS 22. La sortie d'un oscillateur osc est reliée à la borne d'activation S (set) de la bascule RS 22. La sortie Q est au niveau logique haut (par exemple 3,3 V) quand la borne d'activation S est au niveau haut et au niveau logique bas (par exemple 0V) quand la borne de réinitialisation R est au niveau haut. Quand les deux bornes d'activation S et de réinitialisation R sont au niveau bas, la sortie Q conserve le dernier niveau positionné.

[0030] La sortie de la bascule RS 22 est reliée à la grille d'un transistor NMOS Tf. Une résistance R est placée entre la source du transistor Tf et la masse. Une bobine L est placée entre le drain du transistor Tf et la borne d'alimentation à une tension V_bat, par exemple à 3,3 V. L'anode d'une diode D_f est reliée au drain du transistor Tf et sa cathode est reliée à une première électrode d'un condensateur C. La seconde électrode du condensateur C est reliée à la masse. La première électrode du condensateur C fournit la tension V_pol. La source du transistor Tf est reliée à l'entrée négative de l'amplificateur différentiel 21.

[0031] Sur un front montant du signal de l'oscillateur osc, la sortie Q de la bascule RS 22 passe au niveau haut. Le transistor Tf se ferme et la tension aux bornes de la bobine L passe rapidement de 0 à V_bat. La tension V_R aux bornes de la résistance R et le courant dans la bobine L sont initialement nuls. Le courant dans la bobine L augmente progressivement, la tension V_R augmente donc également. Quand la tension V_R atteint le signal er de l'amplificateur différentiel 20, l'amplificateur 21 change d'état et passe au niveau haut. La sortie Q de la bascule RS 22 passe au niveau bas et le transistor Tf s'ouvre. La tension sur le drain du transistor Tf augmente brutalement. La diode Df devient passante et le condensateur C se charge. Le courant de charge est d'autant plus élevé que le courant traversant la bobine L est élevé au moment où le transistor Tf s'ouvre.

[0032] Lors du front montant suivant de l'oscillateur osc, la sortie Q de la bascule RS 22 passe à nouveau au niveau haut et un cycle identique à celui précédemment décrit recommence.

[0033] Quand la tension V_o est supérieure à la tension V_oref, le signal er est relativement élevée. En conséquence, le transistor Tf reste passant plus longtemps et le courant circulant dans la bobine L au moment de l'ouvertur du transistor Tf est important. Le condensateur C se charge et la tension V_pol augmente. Inversement, quand la tension V_o est inférieure à la tension V_oref, la tension V_pol diminue.

[0034] La tension de polarisation V_pol est donc ajustée en fonction des variations temporelles de la tension aux bornes des diodes électroluminescentes de l'écran.

[0035] Un avantage du dispositif de régulation selon la présente invention est que la tension de polarisation est toujours minimale, ce qui permet de réaliser des économies d'énergie.

[0036] Un autre avantage d'un tel dispositif est que sa conception est très simple.

[0037] La figure 5 est un schéma de circuits de commande de colonne identiques à ceux de la figure 3 ainsi qu'un schéma d'une variante de réalisation du dispositif de régulation de la tension de polarisation V_pol qui permet de pallier au problème suivant. Quand une ligne de l'écran est "noire", c'est-à-dire qu'aucune diode électroluminescente de la ligne sélectionnée n'est conductrice, la tension V_o au point C_o du circuit de régulation de la figure 3 diminue car aucune des diodes D₁ à D_n n'est passante. La tension V_o diminuant, le circuit d'ajustement CR diminue la tension de polarisation V_pol. Dans le cas où un grand nombre de lignes consécutives de l'écran sont noires, la tension de polarisation V_pol peut fortement diminuer. Les diodes électroluminescentes conductrices des lignes "éclairées" risquent alors de recevoir un courant inférieur au courant de luminance. La luminosité globale de l'écran diminue.

[0038] Dans cette variante de réalisation, le dispositif de régulation de la tension de polarisation V_pol est identique à celui de la figure 3 excepté que le point C_o est relié au circuit d'ajustement CR par l'intermédiaire d'un interrupteur 31. De plus, un condensateur 32 est placé entre l'entrée du circuit d'ajustement CR et la masse. L'interrupteur 31 est commandé de façon à être non passant quand une ligne de l'écran est noire, c'est-à-dire quand aucune diode électroluminescente de la ligne sélectionnée n'est conductrice. Le condensateur 32 conserve la valeur de la tension V_o correspondant à la dernière ligne non noire. Le dispositif de commande de l'interrupteur, non représenté, analyse le signal de colonne φ_C pour savoir si au moins une colonne est sélectionnée et donc qu'au moins une diode est conductrice. De plus, selon un mode de réalisation plus perfectionné, le dispositif de commande de l'interrupteur analyse les signaux de commande des circuits de commande de ligne de façon à rendre passant l'interrupteur 31 une fois que les tensions des colonnes sélectionnées sont passées de leurs tensions de précharge à leurs tensions de "fonctionnement" correspondant aux tensions induites par chacune des diodes électroluminescentes conductrices.

[0039] Un avantage d'un tel dispositif de régulation est qu'il permet d'ajuster la tension de polarisation V_pol en fonction des caractéristiques des diodes électroluminescentes de l'écran quel que soit le nombre de lignes noires consécutives de l'écran

[0040] La figure 6 est un schéma d'un mode de réalisation de l'amplificateur d'erreur 20 du circuit d'ajustement CR de la figure 4 qui permet de pallier au problème suivant. Lorsque l'écran ou les circuits de commande de colonnes ou de lignes comprennent un défaut de fabrication ou un défaut "d'usure" correspondant à une coupure entre une diode électoluminescente et une colonne ou une ligne, la tension V_o peut être très proche de la tension de polarisation V_pol. Un tel défaut conduit non seulement à une augmentation démesurée de la tension de polarisation V_pol mais aussi à des surtensions susceptibles entre autre de détériorer le circuit d'ajustement CR. Dans le cas d'un défaut d'usure, il peut être intéressant de détecter le défaut afin d'éviter de détériorer le reste du circuit et d'éviter d'augmenter la consommation électrique pour fournir une tension V_pol élevée. La détection d'un défaut de fabrication permet de détecter les circuits défaillant avant leur commercialisation.

[0041] L'amplificateur d'erreur représenté en figure 6 comprend deux transistors PMOS 40 et 41 dont les grilles reçoivent respectivement les tensions V_o et V_oref du dispositif de régulation représenté en figure 3. Deux sources de courant identiques 42 et 43 sont placées entre la tension de polarisation V_pol et les sources des transistors 40 et 41. Une résistance R1 est placée entre les sources des transistors 40 et 41. Les drains des transistors 40 et 41 sont reliés à un dispositif de conversion 44 qui fournit le signal d'erreur er. Un transistor PMOS 45 est placé en parallèle sur le transistor 40. La source du transistor 45 est connectée à la source du transistor 40 et le drain du transistor 45 est connecté au drain du transistor 40. La grille du transistor 45 reçoit une tension "de protection" V_protect qui est fournie par un dispositif non représenté. La tension de protection V_protect correspond à la tension V_o maximale correspondant à un fonctionnement correct de l'écran et des circuits de commande de colonne et de ligne.

[0042] En fonctionnement normal, sans défaut du circuit, la tension V_o est inférieure à la tension de protection V_protect. Les transistors 40, 41 et 45 sont tels que lorsqu'ils conduisent un courant égal à celui fourni par les sources de courant 42 et 43, leurs tensions grille-source est sensiblement égale à la tension de seuil d'un transistor PMOS. Ainsi, quand la tension V_o est inférieure à la tension V_protect, le transistor 45 est non conducteur. De même, lorsque les tensions V_o et V_oref sont différentes les tensions sur les sources des transistors 40 et 41 sont différentes. La résistance R1 est alors traversée par un courant qui est d'autant plus élevé que l'écart entre les tensions V_o et V_oref est élevé. Le dispositif de conversion 44 analyse les différences de courant dans les transistors 40 et 41 et fournit un signal d'erreur er d'autant plus élevé que le courant dans le transistor 40 est faible par rapport au courant dans le transistor 41 et inversement.

[0043] Dans le cas où le circuit présente un défaut, la tension V_o peut être très proche de la tension de polarisation V_pol. Lorsque la tension V_o dépasse la tension de protection V_protect, le transistor 45 devient conducteur et le transistor 40 non conducteur. La tension de polarisation V_pol est alors maximale. La valeur maximale de la tension V_pol dépend du choix de la tension V_protect et de la tension V_oref qui est fonction du courant de luminance souhaité. La présence du transistor 45 permet d'assurer que la tension de polarisation V_pol ne dépasse pas une valeur maximale donnée et permet en outre de supprimer des surtensions éventuelles susceptibles d'endommager le circuit d'ajustement CR.

[0044] Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, on pourra prévoir d'autres dispositifs d'évaluation du courant circulant dans les diodes électroluminescentes de l'écran ainsi que d'autres dispositifs d'ajustement de la tension de polarisation V_pol en fonction des différences entre le courant de luminance souhaité et le plus petit courant traversant les diodes électroluminescentes de l'écran. On pourra notamment utiliser d'autres convertisseurs de tension DC-DC capables de fournir une tension de polarisation V_pol élevée quand le signal d'erreur er est élevé et inversement. En outre, l'homme de l'art saura réaliser un miroir de courant différent de celui décrit, en utilisant par exemple deux transistors par branche.

Revendications

1. Dispositif de régulation de la tension de polarisation (V_pol) de circuits de commande de colonnes d'un écran matriciel composé de diodes électroluminescentes reliées chacune à une des lignes et à une des colonnes de l'écran, les circuits de commande de colonnes comprenant un miroir de courant composé d'une branche de référence (bref) et de plusieurs branches de duplication (b₁ à b_n), toutes les branches étant reliées à la tension de polarisation (V_pol), chaque branche de duplication (bi) étant reliée à une colonne (Ci) de l'écran par l'intermédiaire d'un circuit de sélection de colonne (11), la branche de référence étant connectée en un point de référence (Cref) à une source de courant de référence (10) fournissant un courant de luminance (I₁) souhaité, caractérisé en ce qu'il comprend :

- des premiers moyens de mesure (D₁ à D_n et 15) agencés de manière à fournir un premier signal (V_O) représentatif de la tension sur la colonne au potentiel le plus élevé ;

- des seconds moyens de mesure (D_ref et 16) agencés de manière à fournir un second signal (V_oref) représentatif de la tension (V_ref) au point de référence (Cref) ; et

- un circuit d'ajustement (CR) agencé de manière à recevoir le premier signal (V_O) et le second signal (V_oref) et adapté à augmenter la tension de polarisation (V_pol) lorsque le premier signal (V_O) est supérieur au second signal (V_oref) ce qui signifie que le courant dans au moins une des colonnes de l'écran est inférieur au courant de luminance (I₁) souhaité et adapté à diminuer la tension de polarisation (V_pol) lorsque le premier signal (V_o) est inférieur au second signal (v_oref) ce qui signifie que le courant de luminance (I₁) souhaité circule bien dans toutes les colonnes sélectionnées mais que la tension de polarisation (V_pol) est trop élevée.

2. Dispositif selon la revendication 1, dans lequel chaque branche (bi) du miroir de courant comporte un transistor à effet de champ de type PMOS (Pi) dont la source est connectée à la tension de polarisation, les grilles de chaque branche étant connectées ensemble, le drain et la grille du transistor de la branche de référence étant reliée à la source de courant de référence (10), les drains des transistors des branches de duplication étant reliée aux colonnes (C₁ à C_n).

3. Dispositif selon la revendication 1, dans lequel les premiers moyens de mesure comprennent pour chaque colonne (C_i) une diode (D_i) dont l'anode est connectée à la colonne (Ci) et dont la cathode est connectée d'une part à une première source de courant d'observation (15) et d'autre part reliée à une première entrée du circuit d'ajustement, et dans lequel les seconds moyens de mesure comprennent une diode (D_ref) dont l'anode est connectée au point de référence et dont la cathode est connectée à une seconde source de courant d'observation (16) et à une seconde entrée du circuit d'ajustement.

4. Dispositif selon la revendication 3, dans lequel les cathodes de chacune des diodes (Di) sont reliées à la première entrée du circuit d'ajustement par l'intermédiaire d'un interrupteur (31), un condensateur (32) étant placé entre la première entrée du circuit d'ajustement (CR) et un point de potentiel fixe.

5. Dispositif selon la revendication 3, dans lequel le circuit d'ajustement comprend un amplificateur d'erreur (20) recevant le premier signal sur son entrée positive et recevant le second signal sur son entrée négative, la sortie de l'amplificateur d'erreur (er) étant reliée à un convertisseur de tension continu-continu fournissant en sortie la tension de polarisation (V_pol) et adapté à augmenter la tension de polarisation (V_pol) lorsque le premier signal est supérieur au second signal et inversement.

6. Dispositif selon la revendication 5, dans lequel l'amplificateur d'erreur (20) comprend des premier et second transistors PMOS (40, 41) dont les grilles sont connectées respectivement aux entrées positive et négative de l'amplificateur d'erreur, la source de chacun des premier et second transistors étant reliée à la tension de polarisation (V_pol) par une source de courant (42, 43), les sources des premier et second transistors étant reliées par une résistance (R1), les drains des premier et second transistors étant connectées à un convertisseur (44) fournissant le signal d'erreur, les source et drain d'un troisième transistor PMOS (45) étant connectés aux source et drain du premier transistor (40), la grille du troisième transistor étant polarisée à une tension fixe (V_protect) .

7. Procédé de régulation de la tension de polarisation (V_pol) de circuits de commande de colonnes d'un écran matriciel composé de diodes électroluminescentes reliées chacune à une des lignes et à une des colonnes de l'écran, les circuits de commande de colonnes comprenant un miroir de courant composé d'une branche de référence (b_ref) et de plusieurs branches de duplication (b₁ à b_n), toutes les branches étant reliées à la tension de polarisation (V_pol), chaque branche de duplication (bi) étant reliée à une colonne (Ci) de l'écran par l'intermédiaire d'un circuit de sélection de colonne (11), la branche de référence étant connectée en un point de référence (Cref) à une source de courant de référence (10) fournissant un courant de luminance (I₁) souhaité, caractérisé en ce qu'il comprend les étapes suivantes :

- fournir avec des premiers moyens de mesure (D₁ à D_n et 15) un premier signal (V_O) représentatif de la tension sur la colonne au potentiel le plus élevé ;

- fournir avec des seconds moyens de mesure (D_ref et 16) un second signal (V_oref) représentatif de la tension (V_ref) au point de référence (Cref) ; et

- augmenter la tension de polarisation (V_pol) lorsque le premier signal (V_o) est supérieur au second signal (V_oref) ce qui signifie que le courant dans au moins une des colonnes de l'écran est inférieur au courant de luminance (I₁) souhaité et diminuer la tension de polarisation (V_pol) lorsque le premier signal (V_O) est inférieur au second signal (V_oref) ce qui signifie que le courant de luminance (I₁) souhaité circule bien dans toutes les colonnes sélectionnées mais que la tension de polarisation (V_pol) est trop élevée.

8. Procédé selon la revendication 7, dans lequel le premier signal est l'image de la tension sur la colonne au potentiel le plus élevé décalée d'une tension de seuil de diode.

Claims

1. A device for regulating the biasing voltage (V_pol) of column control circuits of a screen array made of LEDs, each coupled to one of the lines and one of the columns of the screen, the column control circuits comprising a current mirror having a reference branch (b_ref) and several duplication branches (b₁ to b_n), all the branches being coupled to the biasing voltage (V_pol), each duplication branch (bi) being coupled to a column (Ci) of the screen through a column select circuit (11), the reference branch being connected at a reference node (C_ref) to a reference current source (10) providing a desired luminance current (I₁), said device being characterized in that it comprises:

first measuring means (D₁ to D_n and 15) arranged for providing a first signal (V_O) representative of the voltage of the column at the highest potential;

second measuring means (D_ref and 16) arranged for providing a second signal (V_oref) representative of the voltage (V_ref) of the reference node (Cref); and

an adjustment circuit (CR) arranged for receiving the first signal (V_o) and the second signal (V_oref) and being adapted to increase the biasing voltage (V_pol) when the first signal (V_o) is larger than the second signal (V_oref), which means that the current in at least one of the columns of the screen is lower than the desired luminance current (I₁), and adapted to reduce the biasing voltage (V_pol) when the first signal (V_O) is lower than the second signal (V_oref) , which means that the desired luminance current (I₁) flows in all the selected columns but that the biasing voltage (V_pol) is too large.

2. The device of claim 1, wherein each branch (bi) of the current mirror includes a PMOS field effect transistor (Pi), having a source connected to the biasing voltage, the gates of each branch being connected together, the drain and the gate of the transistor of the reference branch being connected to the reference current source (10), the drains of the transistors of the duplication branches being connected to the columns (C₁ to C_n).

3. The device of claim 1, wherein said first measuring means comprise for each column (Ci) a diode (Di) having an anode connected to the column (Ci) and having a cathode connected to a first observation current source (15) and to a first input of the adjustment circuit, and wherein the second measuring means comprise a diode (D_ref) having an anode connected to the reference node and a cathode connected to a second observation current source (16) and to a second input of the adjustment circuit.

4. The device of claim 3, wherein the cathodes of each diode (Di) are coupled to the first input of the adjustment circuit by a switch (31), a capacitor (32) being connected between the first input of the adjustment circuit (CR) and a fixed voltage node.

5. The device of claim 3, wherein the adjustment circuit comprises an error amplifier (20) receiving the first signal on a positive input and receiving the second signal on a negative input, an output of error amplifier (er) being connected to a D.C./D.C. voltage converter outputting the biasing voltage (V_pol) and being adapted to increase the biasing voltage (V_pol) when the first signal is higher than the second signal and conversely.

6. The device of claim 5, wherein error amplifier (20) comprises first and second PMOS transistors (40, 41) having their gates respectively connected to positive and negative inputs of the error amplifier, the source of each one of the first and second transistors being coupled to the biasing voltage (V_pol) by a current source (42, 43), the sources of first and second transistors being coupled by a resistor (R1), the drains of first and second transistors being connected to a converter (44) providing the error signal, the source and drain of a third PMOS transistor (45) being connected to the source and drain of the first transistor (40), the gate of the third transistor being biased at a fixed voltage (V_protect).

7. A method for regulating the biasing voltage (V_pol) of column control circuits of a screen array made of LEDs, each coupled to one of the lines and one of the columns of the screen, the column control circuits comprising a current mirror having a reference branch (b_ref) and several duplication branches (b₁ to b_n), all the branches being coupled to the biasing voltage (V_pol), each duplication branch (bi) being coupled to a column (Ci) of the screen through a column select circuit (11), the reference branch being connected at a reference node (C_ref) to a reference current source (10) providing a desired luminance current (I₁), said method being characterized in that it comprises the following steps:

- providing through first measuring means (D₁ to D_n and 15) a first signal (V_O) representative of the voltage of the column at the highest potential;

- providing through second measuring means (D_ref and 16) a second signal (V_oref) representative of the voltage (V_ref) at the reference node (C_ref); and

- increasing the biasing voltage (V_pol) when the first signal (V_O) is higher than the second signal (V_oref), which means that the current in at least one of the columns of the screen is lower than the desired luminance current (I₁), and reducing the biasing voltage (V_pol) when the first signal (V_O) is lower than the second signal (V_oref), which means that the desired luminance current (I₁) flows in all the selected columns but that the biasing voltage (V_pol) is too large.

8. The method of claim 7, wherein the first signal is an image of the voltage on the column at the higher potential shifted by a diode threshold voltage.

Ansprüche

1. Eine Vorrichtung zum Regeln der Bias-Spannung (V_pol) von Spaltensteuerschaltkreisen eines Bildschirmarrays, das aus LEDs gebildet ist, wobei jede zu einer der Zeilen und einer der Spalten des Bildschirms gekoppelt ist, wobei der Spaltensteuerschaltkreis einen Stromspiegel mit einem Referenzzweig (b_ref) und mehreren Duplizierzweigen (b₁ bis b_n) aufweist, wobei alle Zweige mit der Bias-Spannung (V_pol) verbunden sind, wobei jeder Duplizierzweig (b_i) an eine Spalte (C_i) des Bildschirms über einen Spaltenauswahlschaltkreis (11) gekoppelt ist, wobei der Referenzzweig an einem Referenzknoten (C_ref) mit einer Referenzstromquelle (10) verbunden ist, die einen gewünschten Helligkeitsstrom (I₁) bereitstellt, wobei die Vorrichtung dadurch gekennzeichnet ist, dass sie Folgendes aufweist:

erste Messmittel (D₁ bis D_n und 15), die angeordnet sind , um ein erstes Signal (V_o) bereitzustellen, das repräsentativ für die Spannung der Spalte an dem höchsten Potential ist;

zweite Messmittel (D_ref und 16), die angeordnet sind, um ein zweites Signal (V_oref) bereitzustellen, das repräsentativ für die Spannung (V_ref) des Referenzknotens (Cref) ist; und

einen Einstellschaltkreis (CR), der angeordnet ist, um das erste Signal (V_o) und das zweite Signal (V_oref) zu empfangen und der angepasst ist, um die Bias-Spannung (V_pol) zu erhöhen, wenn das erste Signal (V_o) größer ist als das zweite Signal (V_oref), was bedeutet, dass der Strom in wenigstens einer der Spalten des Bildschirms niedriger ist als der gewünschte Helligkeitsstrom (I₁), und der angepasst ist, um die Bias-Spannung (V_pol) zu reduzieren, wenn das erste Signal (V_o) niedriger ist als das zweite Signal (V_oref), was bedeutet, dass der gewünschte Helligkeitsstrom (I₁) in allen ausgewählten Spalten fließt, wobei jedoch die Bias-Spannung (V_pol) zu groß ist.

2. Die Vorrichtung nach Anspruch 1, wobei jeder Zweig (b_i) des Stromspiegels einen PMOS Feldeffekttransistor (P;) beinhaltet, wobei eine Quelle mit der Bias-Spannung verbunden ist, die Gates jedes Zweigs zusammengeschaltet sind, und wobei die Senke und das Gate des Transistors des Referenzzweigs mit der Referenzstromquelle (10) verbunden sind, wobei die Senken der Transistoren des Duplizierzweigs mit den Spalten (C₁ bis C_n) verbunden sind.

3. Die Vorrichtung nach Anspruch 1, wobei die ersten Messmittel für jede Spalte (C_i) eine Diode (D_i) aufweisen, mit einer Anode, die mit der Spalte (C_i) verbunden ist und einer Kathode, die mit einer ersten Beobachtungsstromquelle (15) und einem ersten Eingang des Einstellschaltkreises verbunden ist, und wobei die zweiten Messmittel eine Diode (D_ref) aufweisen, mit einer Anode, die mit dem Referenzknoten verbunden ist und einer Kathode, die mit einer zweiten Beobachtungsstromquelle (16) und einem zweiten Eingang des Einstellschaltkreises verbunden ist.

4. Die Vorrichtung nach Anspruch 3, wobei die Kathoden von jeder Diode (D_i) mit dem ersten Eingang des Einstellschaltkreises über einen Schalter (31), verbunden sind, wobei ein Kondensator (32) zwischen den ersten Eingang des Einstellschaltkreises (CR) und einen festen Spannungsknoten geschaltet ist.

5. Die Vorrichtung nach Anspruch 3, wobei der Abgleichschaltkreis einen Fehlerverstärker (20) aufweist, der das erste Signal auf einem positiven Eingang und das zweite Signal auf einem negativen Eingang empfängt, wobei ein Ausgang des Fehlerverstärkers (er) mit einem DC/DC Spannungsumwandler verbunden ist, der die Bias-Spannung (V_pol) ausgibt und der angepasst ist, die Bias-Spannung (V_pol) zu erhöhen, wenn das erste Signal höher ist als das zweite Signal und umgekehrt.

6. Die Vorrichtung nach Anspruch 5, wobei der Fehlerverstärker (20) erste und zweite PMOS Transistoren (40, 41) aufweist, deren Gates entsprechend mit positiven und negativen Eingängen des Fehlerverstärkers verbunden sind, wobei die Quelle jedes der ersten und zweiten Transistoren mit der Bias-Spannung (V_pol) über eine Stromquelle (42, 43) verbunden ist, wobei die Quellen der ersten und zweiten Transistoren über einen Widerstand (R₁) verbunden sind, wobei die Senken der ersten und zweiten Transistoren mit einem Umwandler (44) verbunden sind, der das Fehlersignal bereitstellt, wobei die Quelle und die Senke eines dritten PMOS Transistors (45) mit der Quelle und der Senke des ersten Transistors (40) verbunden sind, und wobei das Gate des dritten Transistors auf eine feste Spannung (V_protect) vorgespannt ist.

7. Ein Verfahren zum Regeln der Bias-Spannung (V_pol) von Spaltensteuerschaltkreisen eines Bildschirmarrays, das aus LEDs gebildet ist, wobei jede zu einer der Zeilen und einer der Spalten des Bildschirms gekoppelt ist, wobei der Spaltensteuerschaltkreis einen Stromspiegel mit einem Referenzzweig (b_ref) und mehreren Duplizierzweigen (b₁ bis b_n) aufweist, wobei alle Zweige mit der Bias-Spannung (V_pol) verbunden sind, und wobei jeder Duplizierzweig (b_i) an eine Spalte (C_i) des Bildschirms über einen Spaltenauswahlschaltkreis (11) gekoppelt ist, wobei der Referenzzweig an einem Referenzknoten (C_ref) mit einer Referenzstromquelle (10) verbunden ist, die einen gewünschten Helligkeitsstrom (I₁) bereitstellt, wobei das Verfahren dadurch gekennzeichnet ist, dass es folgende Schritte aufweist:

Bereitstellen, durch erste Messmittel (D₁ bis D_n und 15), eines ersten Signals (V_o), das repräsentativ für die Spannung der Spalte an dem höchsten Potential ist;

Bereitstellen, durch zweite Messmittel (D_ref und 16), eines zweiten Signals (V_oref), das repräsentativ für die Spannung (V_ref) des Referenzknotens (C_ref) ist; und

Erhöhen der Bias-Spannung (V_pol), wenn das erste Signal (V_o) größer ist als das zweite Signal (V_oref), was bedeutet, dass der Strom in wenigstens einer der Spalten des Bildschirms niedriger ist als der gewünschte Helligkeitsstrom (I_l), und Reduzieren der Bias-Spannung (V_pol), wenn das erste Signal (V_o) niedriger ist als das zweite Signal (V_oref), was bedeutet, dass der gewünschte Helligkeitsstrom (I_l) in allen ausgewählten Spalten fließt, wobei jedoch die Bias-Spannung (Vp_ol) zu groß ist.

8. Das Verfahren nach Anspruch 7, wobei das erste Signal ein Abbild der Spannung in der Spalte mit dem höchsten Potential ist, verschoben durch eine Diodenschwellenspannung.

Dessins