(57) Circuit intégré numérique réalisé en technologie MOS, ayant au moins une partie (1)
de circuit pouvant être mis en veille par intermittence et dont l'état numérique en
mode actif représente de l'information devant être conservée en mode de veille, ladite
partie (1) de circuit comportant des transistors (P1, P2, N1, N2) ayant une connexion de source (SN, SP) reliée, par l'intermédiaire de moyens de
connexion, à une borne d'alimentation (VDD, VSS) ayant la polarité correspondant au type de conductivité dudit transistor, caractérisé
en ce que lesdites connexions de source sont reliées ensemble à un noeud (SNC) commun
de sources et en ce que lesdits moyens de connexion comprennent des moyens de commutation
(2) permettant de modifier l'état de polarisation du noeud commun de sources (SNC)
en fonction de l'état d'activité de ladite partie (1) de circuit.
|
|
